《FPGA设计的秒表设计实验报告.docx》由会员分享，可在线阅读，更多相关《FPGA设计的秒表设计实验报告.docx（9页珍藏版）》请在课桌文档上搜索。
1、-FPGA原理及应用实验报告书7题目秒表设计学院专业*指导教师一、实验目的掌握小型电路系统的 FPGA 设计法。二、实验内容用文本法结合原理图的方法设计一个秒表，并在实验箱上进展验证。秒表根本功能要求如下：(1)要求设置复位开关。当按下复位开关时，秒表清零并做好计时准备。在任何情况下只要按下复位开关，秒表都要无条件地进展复位操作，即使是在计时过程中也要无条件地进展清零操作。(2)要求设置启/停开关。当按下启/停开关后，将启动秒表并开场计时，当再按一下启/停开关时，将终止秒表的计时操作。(3)要求计时准确度大于 0.01 秒。要求设计的计时器能够显示分(2 位)、秒2 位、0.1 秒1 位的时间
2、。(4)要求秒表的最长计时时间为 1 小时。要求外部时钟频率尽量高，分频后再给秒表电路使用。三、实验条件1、开发软件：Quartus2、实验设备：K*_DN8EDS实验开发系统3、拟用芯片：EP3C55F484C8四、实验设计1、六进制计数器仿真波形2、 十进制计数器3、 分频计4、七段数码管译码器5、100进制原理图6、60进制原理图7、秒表原理图8、管脚锁定新建好工程文件，芯片选择Cyclone 下面的EP3C55F484C8系列。然后锁定引脚：选择Assignments Assignments Editor命令。9、编译文件下载将编译产生的SOF格式配置文件下载进FPGA中。10、FPGA实验箱接线在K*-EDA40A+实验箱上进展连线，分配J4,J5的引脚，输入CLKPIN_接到时钟信号,输入的EN,RST 接到电平开关L1，L2。5、 实验总结经过本次实验，我对Quartus的使用认识更加深刻，对FPGA技术有了更深层次的认识，有助于我对以后的电子电路设计有极大帮助。. z.
