《电子与通信技术：EDA技术考试题.docx》由会员分享，可在线阅读，更多相关《电子与通信技术：EDA技术考试题.docx（17页珍藏版）》请在课桌文档上搜索。
1、电子与通信技术：EDA技术考试题1、单选可以不必声明而直接引用的数据类型是OoA.STD_LOGICB.STD_L0GIC_VECT0RC.BITD.前面三个答案都是错误的正确答案：c2、单选、电（江南博哥）子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化）及提高运行速度（即速度优化），下列方法（）不属于面积优化。A、流水线设计B、资源共享C、逻辑优化D、串行化正确答案：A3、单选在VHDL的CASE语句中，条件句中的“二”不是操作符号，它只相当与（）作用。A. IFB. THENC. ANDD. OR正确答案：B4、单选关于VHDL数据类型，正确的是Oo,数据类型不同不能进行运算B
2、.数据类型相同才能进行运算C.数据类型相同或相符就可以运算D.运算与数据类型无关正确答案：D5、名词解释HDL正确答案：硬件描述语言6、单选MAX+PLUSH的设计文件不能直接保存在（）。A.硬盘B.根目录C.文件夹D.工程目录正确答案：B7、填空题EDA设计输入主要包括（）、（）和（）。正确答案：图形输入；HDL文本输入；状态机输入8、问答题结构体的三种描述方式。正确答案：即行为级描述、数据流级描述和结构级描述。9、填空题时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真，因此又称为功能OO正确答案：仿真10、单选综合是EDA设计流程的关键步骤，在下面对综合的描
3、述中，O是错误的。A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。B.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件。C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束。D.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的(即综合结果是唯一的)。正确答案：D11、名词解释FPGA正确答案：现场可编程门阵列。12、单选下列4个VHDL标识符中正确的是：OoA、 10#128#B、 16#E#E1C、 74HC124D、 X_16正确答案：B13、单选在VHDL中,语句FoRI
4、INOTO7L00P”定义循环次数为()次。A. 8B. 7C. 0D. 1正确答案：A14、单选如果a=Lb=l,则逻辑表达式(aX0Rb)OR(NOTbANDa)的值是OOA. 0B. 1C.2D.不确定正确答案：A15、单选变量和信号的描述正确的是()。A.变量赋值号是：二B.信号赋值号是：二C.变量赋值号是二D.二者没有区别正确答案：A16、单选符合1987VHDL标准的标识符是（）。A. A_2B. A+2C. 2AD. 22正确答案：A17、单选下列语句中，不属于并行语句的是：OoA.进程语句B.CASE语句C.元件例化语句D.WHENELSE语句正确答案：B18、单选EPFlOK
5、20TCl44-4具有多少个管脚（）。A. 144个B. 84个C15个D.不确定正确答案：A19、单选在VHDL中，可以用语句O表示检测ClOCk下降沿。A.clock,eventB.clock,eventandclock=1,C.clock=0D.clock,eventandclock=,0,正确答案：D20、问答题WHEN_ELSE条件信号赋值语句和IF_ELSE顺序语句的异同？正确答案：WHEN_ELSE条件信号赋值语句中无标山，只有最后有分号必须成对出现是并行语句，必须放在结构体中。IF-ELSE顺序语句中有分号是顺序语句，必须放在进程中。21、填空题在PC上利用VHDL进行项目设计
6、，不允许在根目录下进行，必须在（）为设计建立一个工程目录。正确答案：根目录22、单选VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库（）。A、 IEEE库B、 VITAL库C、 STD库D、WORK工作库正确答案：D23、单选MAXPLUSn中原理图的后缀是()。A. DOCB. GDFC. BMPD. JIF正确答案：B24、单选下面既是并行语句又是串行语句的是OoA.变量赋值B.信号赋值C. PROCESS语句D. WHENELSE语句正确答案：C25、名词解释JTAG正确答案：联合测试行动小组26、单选既补血滋阴，又益精填髓的药物是O.熟地黄B.阿胶C.黄精D.生首
7、乌E.枸杞子正确答案：A27、单选嵌套的IF语句，其综合结果可实现()oA.条件相与的逻辑B.条件相或的逻辑C.条件相异或的逻辑D.三态控制电路正确答案：D28、单选EDA的中文含义是OoA.电子设计自动化B.计算机辅助计算C.计算机辅助教学D.计算机辅助制造正确答案：A29、问答题用VHDL/VeilogHDL语言开发可编程逻辑电路的完整流程。正确答案：文本编辑f功能仿真f逻辑综合f布局布线f时序仿真。30、单选不完整的IF语句，其综合结果可实现OoA.时序逻辑电路B.组合逻辑电路C.双向电路D.三态控制电路正确答案：A31、名词解释ASIC正确答案：专用集成电路。32、单选MAXPLUSn
8、中编译VHDL源程序时要求（）。A.文件名和实体可不同名B.文件名和实体名无关C.文件名和实体名要相同D.不确定正确答案：C33、单选关于1987标准的VHDL语言中，标识符描述正确的是（）。A.必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以正确答案：A34、单选下列关于变量的说法正确的是OoA.变量是一个局部量，它只能在进程和子程序中使用B.变量的赋值不是立即发生的，它需要有一个延时C.在进程的敏感信号表中，既可以使用信号，也可以使用变量D.变量赋值的一般表达式为：目标变量名表达式正确答案：A35、单选在VHDL中，PRoCESS结构内部是由O语句组成的。A顺序
9、B.顺序和并行C.并行D.任何正确答案：B36、填空题EDA设计流程包括（）、（）、（）和（）四个步骤。正确答案：设计输入；设计实现；实际设计检验；下载编程37、问答题硬件描述语言的突出优点是什么？正确答案：语言与工艺的无关性语言的公开可利用性，便于实现大规模系统的设计具有很强逻辑描述和仿真功能，而且输入效率高，在不同设计输入库之间的转换非常方便，用不着对底层的电路和PLD结构的熟悉。38、单选在VHDL中，一个设计实体可以拥有一个或多个OoA.设计实体B.结构体C.输入D.输出正确答案：D39、名词解释布局布线正确答案：是根据设计者指定的约束条件（如面积、延时、时钟等）、目标器件的结构资源和
10、工艺特性，以最优的方式对逻辑元件布局，并准确地实现元件间的互连，完成实现方案（网表）到使实际目标器件（FPGA或CPLD）的变换。40、填空题VHDL的数据对象包括（）、（）和（），它们是用来存放各种类型数据的容器。正确答案：变量；常量；信号41、单选个项目的输入输出端口是定义在OoA.实体中B.结构体中C.任何位置D.进程体正确答案：A42、单选在VHD、L中用（）来把特定的结构体关联一个确定的实体，为一个大型系统的设计提供管理和进行工程组织。A、输入B、输出C、综合D、配置正确答案：C43、单选STD_L0GIG164中字符H定义的是（）。A.弱信号1B.弱信号0C.没有这个定义D.初始值
11、正确答案：A44、单选在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是OoA、PROCESS为一无限循环语句B、敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动C、当前进程中声明的变量不可用于其他进程D、进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成正确答案：D45、名词解释EDA正确答案：电子设计自动化。46、单选在VHDL中，含WArr语句的进程PROCESS的括弧中()再加敏感信号，否则则是非法的。A可以B.不能C.必须D.有时可以正确答案：B47、单选下面哪一个是VHDL中的波形编辑文件的后缀名OOA. gdfB. scf
12、C. sysD. tdf正确答案：B48、单选VHDL中，为目标变量赋值符号是Oo.二：B.=C.=D.：二正确答案：D49、单选下面哪一个可以用作VHDL中的合法的实体名OoA. ORB. VARIABLEC. SIGNALD. OUTl正确答案：D50、单选STD_L0GIG164中定义的高阻是字符()。A. XB. XC. zD. Z正确答案：D51、单选VHDL语言中信号定义的位置是OoA.实体中任何位置B.实体中特定位置C.结构体中任何位置D.结构体中特定位置正确答案：D52、单区下面数据中属于位矢量的是OoA. 4.2B. 3C. TD. “11011”正确答案：D53、单选下面数
13、据中属于实数的是（）。A. 4.2B. 3C. TD. “11011”正确答案：A54、单器下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的（）OA、原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计B、原理图输入设计方法一般是一种自底向上的设计方法C、原理图输入设计方法无法对电路进行功能描述D、原理图输入设计方法不适合进行层次化设计正确答案：B55、单选在VHDL中，PROCESS本身是O语句。A.顺序B.顺序和并行C.并行D.任何正确答案：C56、单选（）在EDA工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为。器器器案选合配款答单综适下确、BCD.d
14、57A.仿真器：D在一个VHDL设计中idata是一个信号，数据类型为integer,数据范围OtoI27,下面哪个赋值语句是正确的。OoA. idata：=32B. idata=16tt0ftC. idataNULL语句。C. CASE语句中的选择值只能出现一次，且不允许有相同的选择值的条件语句出现。D. CASE语句执行必须选中，且只能选中所列条件语句中的一条本题正确答案：B71、单选IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为OoA.软IPB.固IPC.硬IPD.都不是正确答案：A72、填空题一般把EDA
15、技术的发展分为（）、（）和（）三个阶段。正确答案：正S时代;MoS时代;ASIC73、单选在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector,试指出下面那个赋值语句是错误的。（）。A. idata=0000111IwB. idata=bwOOOOJlIlwC. idata=XwAB”D. idataf适配硬件测试D.原理图/HDL文本输入一功能仿真一适配一编程下载一综合一硬件测试正确答案：A77、单选IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列所描述的IP核中，对于固IP的正确描述为O.A.提供用VHDL等硬件描述语言描述的
16、功能块，但不涉及实现该功能块的具体电路B.提供设计的最总产品一一模型库C.以可执行文件的形式提交用户，完成了综合的功能块D.都不是正确答案：D78、单选下列状态机的状态编码，方式有“输出速度快、难以有效控制非法状态出现”这个特点。OA、状态位直接输出型编码B、一位热码编码C、顺序编码D、格雷编码正确答案：A79、单选在VHD、L语言中，下列对进程（PROC、ESS）语句的语句结构及语法规则的描述中，不正确的是OA、PROC、ESS为一无限循环语句敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。B、敏感信号参数表中，不一定要列出进程中使用的所有输入信号C、进程由说明部分、结构体部分、
17、和敏感信号三部分组成D、当前进程中声明的变量不可用于其他进程正确答案：C80、单选在设计输入完成后，应立即对设计文件进行OoA.编辑B.编译C.功能仿真D时序仿真正确答案：C81、单选.状态机编码方式中，其中O占用触发器较多，但其简单的编码方式可减少状态译码组合逻辑资源，且易于控制非法状态。A.一位热码编码B.顺序编码C.状态位直接输出型编码D.格雷码编码正确答案：A82、单选在VHDL的FOR_LOOP语句中的循环变量是一个临时变量，属于LoOP语句的局部量，（）事先声明。A.必须B.不必C.其类型要D.其属性要正确答案：B83、单选在元件例化语句中，用O符号实现名称映射，将例化元件端口声明
18、语句中的信号与PORMAP（）中的信号名关联起来。A.二B.：=C.正确答案：D84、填空题图形文件设计结束后一定要通过O,检查设计文件是否正确。正确答案：仿真85、单选使用STD_LOGlG164使用的数据类型时O0A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D.必须在结构体中声明正确答案：B86、单选正确给变量X赋值的语句是OoA.X=A+BB.X：=A+bC. X=A+BD.前面的都不正确正确答案：B87、单选在VHDL中，为定义的信号赋初值，应该使用O符号。A.=：B.=C.：D. =正确答案：D88、单选对于信号和变量的说法，哪一个是不正确的：OoA.信号用于作为进
19、程中局部数据存储单元B.变量的赋值是立即完成的C.信号在整个结构体内的任何地方都能适用D.变量和信号的赋值符号不一样正确答案：A89、单言描述项目具有逻辑功能的是OoA.实体B.结构体C.配置D.进程正确答案：B90、单选大规模可编程器件主要有FPGA、CPLD两类，其中CPLD通过O实现其逻辑功能。A.可编程乘积项逻辑B.查找表(LUT)C.输入缓冲D.输出缓冲正确答案：A91、单选下列关于信号的说法不正确的是OoA.信号相当于器件内部的一个数据暂存节点。B.信号的端口模式不必定义，它的数据既可以流进，也可以流出。C.在同一进程中，对一个信号多次赋值，其结果只有第一次赋值起作用。D.信号在整
20、个结构体内的任何地方都能适用。正确答案：C92、单选MAXPLUSn不支持的输入方式是（）。A.文本输入B.原理图输入C.波形输入D.矢量输入正确答案：D93、单选1987标准的VHDL语言对大小写是（）。.敏感的B.只能用小写C.只能用大写D.不敏感正确答案：D94、单选大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是OOA. CPLD是基于查找表结构的可编程逻辑器件B. CPLD即是现场可编程逻辑器件的英文简称C.早期的CPLD是从FPGA的结构扩展而来D.在Xilinx公司生产的器件中，XC9500系列属CPLD结构正确答案：D95、单选VHD
21、L语言中变量定义的位置是OcA.实体中中任何位置B.实体中特定位置C.结构体中任何位置D.结构体中特定位置正确答案：D96、单速在VHDL中O不能将信息带出对它定义的当前设计单元。A.信号B.常量C.数据D.变量正确答案：D97、单选下列标识符中，（）是不合法的标识符。A. StateOB. 9moonC. NotAckOD. signal正确答案：B98、单区综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中（）是错误的。A.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件B.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约C.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的D.综合是纯软件的转换过程，与器件硬件结构无关正确答案：D99、单选关键字ARCHlTECTURE定义的是。A.结构体B.进程C.实体D.配置正确答案：A100、单选在MAX+PLUSH集成环境下为图形文件产生一个元件符号的主要作用是OOA.综合B.编译C.仿真D.被高层次电路设计调用正确答案：D
