《《电子技术及应用 第2版》测试题及答案 第八章.docx》由会员分享，可在线阅读，更多相关《《电子技术及应用 第2版》测试题及答案 第八章.docx（13页珍藏版）》请在课桌文档上搜索。
1、第八章测试答案一、判断题K()时序逻辑电路一股是有记忆部分触发器和控制部分祖台电路两部分组成的。2、()触发海是能够记忆一位二值量信息的基本逻辑单元电路.3、()在基本RS触发器的基础上，加两个或北门即可岗成同步RS触发器.4、()JK触发器都是卜降沿触发，D触发器都是上升沿触发的。5.()T触发涕都是下降沿触发的.6、()用D触发器组成的数据寄存器在寄存数据时必须先清零，然后才能输入数据。7,()移位宙存器除具有寄存甥的功能外，还可将数码移位。8、)计数脉冲引至所有触发器的CP端,使应反转的触发那同时翻转.你同步计数器.9、)计数脉冲引至所有触发器的CP端，使应反转的触发器同时翻转，称异步计
2、数器.10.(二进制异步减法计数器的接法必须把低位触发零的Q箍与高位触发器的CP端相连。Ih()只要将移位寄行器的最高位的输出端接至最低位的输入端，即构成环形计数游.12、(555定时器可以用外接控制电压来改变翻转电平.13、()多谐振荡器是一种非正弦振荡器，他不需要外加输入信号，只要接通电源，靠自激产生矩形脉冲信号，其输出脓冲频率由电路参数R，C决定.14.(多谐振荡器、单稳态触发器和施密特触发器除出的都是矩形波,因此它们在数字电路中得到广泛应用。15、(5S5定时器组成的单我态触发器是在TH端加入IE脓冲触发的。16.(单稳态触发器可以用来作定时控制.答案：1、:2、J：3、X：4、s5.
3、X：6、X：7,7：8、:9.X：10,X：Ik:12,:13、:14,:15、X：16、二、选界Ah(请将It一正确选项的字母填入对应的括号内)1、含用触发港的数字电路属PBA.组合逻辑电路B.时序逻辑电路C.逻辑电路D.门电路2、时序逻辑电路中一定含A),A.触发渊B.组合逻辑电路C.移位寄存器D.译码零3、根据触发器的（C.触发器可分为RS触发器、JK触发器、D触发器、T触发器等。A电跖结构B.电路结构和避辑功能C.遗轮功能D,用途4、触发的RiI端是（八）.A.离电平点接置零端B.高电平直接置I端C低电平直接附等端D.低电平C1.接田1端5.某JK触发器，祗来一个时钟脉冲就翻转一次，则
4、其J，K端的状态应为（D.A.J=l.K=OB.J=0.K=IC.J=（）.K=OD.J=I,K=I6、T触发器中，当T=I时，触发器实现（C）功能.SIB.WOC.计数D.保持7、四位并行输入寄存器输入一个新的四位数据时需要.A.没有触发涔B.没有统一的时仲脉冲控制C.没有稳定状态D.输出只与内部状态有关10、在一步二在制计数器中,从。开始计数,当卜进制数为60时,需要触发器的个数为（C）个.A.4B.5C.6D.811、由n位寄存器组成的川环移位寄存器可以构成（B）进制计数器。A.nB.2nC.4nD.612.555定时潴中的援冲器的作用是（D.A.反和B.提岛带负我能力C,隔离D.提窗带
5、负我能力同时具有隔齿作用13、多谐振荡器有（C）。A.两个稳定状态B.一个稳定状态.一个替枪态C.两个树稳态D.记忆二进制数的功能14、施密特触发器的主要特点是（A.A.有两个稳态B.有两个行稳态C.有一个新稔态D.有一个枪态15、单稔态触发器的主要用途是（D）.A.产生据齿波B.产生正弦波C触发D.整形三、分析JB1、某同步而触发器的输入端CP、”和S的波形如图8-1所示,设触发器的初始状态为1,试画出可控心触发器输出端0的波形图cp_111.J-1.J-1.T-Ira8-1分析1卷图解：某同步RS触发器的输入端、S和R的波形的对应关系如图87所示.龙卷状态表如表81所示.图82这1波形分析
6、收8-1l11l步履触发器的逻辑状态表CPSRQng1功能0X001保持II0100001保持00I100100I受位0II0110010Wfe101101I001不定（禁用）11I10Q的初始状态为“1.第一个CP脉冲的高电平使S=I，R=O,同步Rs触发零处于批位状态0=I.CP脉冲低电平使同步RS触发港处于保持状态：第二个CP脉冲的高电平期间，先出现的是S=O./?=（）,同步RS触发器处于保持状态，QZ=O:CP脉冲低电平使同步RS触发器处于保持状态:第三个CP肘:冲的高电平期间,先出现的是S=0.R=I,同步RS触发器处于更位状态，C,=0sCP脉冲低电平使同步RS触发器处于保持状态
7、；笫四个CP脓冲的窝电平期间,s=o.R=I,即:n=o.由此可得出Q的波形如图8-6所示。2、某JK触发电路如图82所示.其输入端及CP.1/和K的波形如图82（b）所示,试画出JK触发器输出端。的波形图.Q所1.JCP111.-T-1.-1.1.-T-I-ra2s2图解：由图8-2(b可得：0=应+改0：底是清等端，低电平有效：CP脉冲下降沿有效用、CP.J和K的波形对应关系如图8-2(b所示。(1)电路首先在用的作用下进行清零，使Q=O;在第一个CO的下降沿时.=1,=,Q=亍：在第二个C/的下降沿时.=l,K=0,(,=+=l;在用=0的作用下进行清零，使Q”“=0；在第三个CP的下降
8、沿时，瓦=0,所以电路继续保持在清零状态；在第四个CP的下降沿时，=0.K=O.Qf=Qv:在第五个CP的下降沿时.J=I.K=l.Qr=Q：在第六个CP的下降沿时.7=0.K=I.0“=0：由此可得到电路愉出Q的波形如图8-3所示。瓦一11!一厂.)1I3IcptAjiAA/1.IIIIIIII图8-3咫2波影分析3、某。触发器电路如图8-4（八）所示，其输入缆CP、A和S的波形如图8-4(b)所示，试T出D触发器怆出渊Q和输出My的波形图.图8-4题3图解：由图8-4（八）可得：Qni=D=AB-.,CP脉冲上升沿有效，输入然CP、A、B、。触发腓幼出埔。和怆出盘Y的波形对应关系如图85所
9、示.4、已知时仲脉冲C尸的波形如图8-6所示，设它们初始状态均为I”.要求：（1试分别画出图中各触发器输出端。的波形：（2）指出哪映触发器电路具有计数功能，(OId)-1.1.j11.J_i1.J1l-图8-6翅4图解：出图8-6可得各图的输入与输出之间的关系为：（八）=R=I：(b)Qr=D2=Oi(c)0=2=正：(d)Q丁=2=0：CP脉冲上升沿有效,输出波形如图8-7所示.cr_ri_A/i_ri_Illl。，TI:IlllQ,TiiiI.Illl!；IIlll图8-7输出。、Q2、Q1,Qi波形(e)区“=正:0k=O:(g)3=黄：（三）=S:CP脓冲下降沿有效,检出波形如图8-8
10、所示.CP-T1.1.r2lAjalQsIiiI-IIIj_jIIIQyQxIlll图8-8输出。$、QZG7,QIi波形6、由一触发器和JK触发器构成的时序电路如图8-9（八）所示，己知两个触发器的初始状态均为“11”时钟脓冲CP的波形如Bl8-9所示，试画出D触发器和JK触发器输出然Qi和Q,的波形图。图8-9网5图解；由图8-9所示可知：，J1=Q;,K=a，则：Q=0E7+0g.。脉冲下降沿彳I效:4=速.则：=H：b脉冲上升沿有效：由此可科输出波形如图H-IO所示，图8-10即5波形分析6、由JK触发器构成的时序爱到电路如图8-H所示.己知时钟脓冲C尸和输入变VX的波形，试百出各触发
11、器输出端0-Q的波形。设各触发器的初始状态为“101”，图8-11组6图解：由图8-H所示可知,电路是同步电路，电路共用一个忡脓冲CP下降沿育效:可得：,=.Ky=A,则：Q,C=(+AQ；=AlJSK=Q,则：靖=丽+5Jt=Q；.KI=返,胤,=0H+*=0:由此可得波形如图8-12所示.图8T2题6波形分析7、试分析如图8-13所示电跖实现何种逻辑功能，其中X是控制瓶.对X=O和X=1分别分析.没所有./K触发器的初始状态为“00”，图8-13题7图解：1)根据图8-13可知.电路是同步时序逻辑电路.写出CP的逻辑表达式为:CP2J=CPJ=CP1(2)写出各个触发零的的驱动方程：y(=
12、xe；J1.XaaKI=I：/=1(3确定触发涔的状态方程，因为：Q“=j7+?所以可窗状态方程为：Q,=(Xeey)G7q：“=(X逐后当X=0.JK触发器的初始状态为“oo”时,列出时序逻辑电路的逻辑状态表,如表8-1所示。表8I题7X=O时序电路逻辑状态表Q：C0“Q二0010J21001130100J400当X=,JK触发器的初始状态为“Q0”叶，列出时序逻辑电路的逻辑状态表，如表8-2所示。表82时？X=I时序电路逻辑状态表CP顺序(TJl000112011013100000本电路的功能可实现的功能：当X=O,数据右移：当X=1.数据左移.8、如图814所示由。触发涔构成的时序逻辑电
13、路,设0,Q2Qi的初始状态为Tll要求：1)各触发器输入端。的逻辑关系式：(2而出该电路的。,O?Q的波形图：3根据所得的波形图,试到阍该电路是几进制的计数器？(4)判断该电路是同步计数器还足异步计数器？QjGiQi图8-MSSsra解：(I根据图8-14可知，电路是同步时序逻轼电路，写出CP的遗物表达式为:CPit=CP2T=CP1T=CP(2)写出各个触发潺的的舞动方程：。=3谈+迹；2=QZ2=6还(3)确定触发器的状态方程，因为；Q=Z)所以可御状态方程为：C=0+通:CT=。：区=函（八）列出时序设辑电跖的逻辑状态去，如表8-3所示。表8-3趟8时序电路设辑状态表CPItt序QW(
14、QQn:Tl111O1OT2O1O1OO31OOOO14OO1O115O11111J6111(5)电路输H；的时序波形图如图8-15所示.图8/5题8电路输出波形图(6)自后动功能分析由表8-3可知，电跖输出蜡QQQ没有出现“00。”、“101”和FI(T状态。假设电路的初始状态为“ooo”,在个脓冲卜降沿后可得：QeQ=oo,然后开始循环：假设电路的初始状态为“10,在一个脉冲卜降沿后可得：ggQ”=OI1.然后开始循环：毅设电路的初始状态为“110”.在一个脉冲下降沿后可得：QrgQr=00().然后开始循环,如图816所示.电路在C/脓冲作用下能峪从无效状态向动进入行效循环,说明该电路具
15、有自启动功能。图8-16电路的状态循环图Q、QlQ1)结论：此电路为具有自启动功能的同步万.进利加法计数器，9、如图8-17所示为某一计数器电路.设各触发器的初始状态为“001”.要求：判断此电跖是同步计数器还是异步计数器：(2)写出各触发器输入端的逻辑关系式：(3)写出该计数器输出端Q?QlQ的状态衣.QiQi。图8-17JS9-解：解；（1）根据图8/7可知，电路是异步时序逻辑电路，CP脉冲是FFO的时钟脉冲;Qo是FFI和FF2的时钟脉冲：（2）写出各个触发器的的弱动方程；_.4=返M2=Gno=Q：KI=I：i=I（3）确定触发器的状态方程，因为：l=J运+&，所以可得状态方程为：端=
16、正,0；“=函QA=Q透（4）列出时序龙耨电路的选轼状态表，如表8-4所示。表84题9时序电路逻轮状态表CP顺序QQ：Q：Or(TCJI001010J2010011J30111.00J41001014.5101000J6000001001（5）自启动功能分析由表87可知，电路输出端Qa：Q没有出现“110”、111”三个状态。假设电跖的初始状态为“110在CP脉冲作用下RaQ=III,在第二个CP脉冲作用下QQQ=(XX).由此可知，电路在CP脉冲作用下能从无效状态自动进入有效循环，说明该电路具有自启动功能。10、分别采用归零法和置位法.用741.S290实现一个三十二进制计数器.解，(1)归
17、零法1确定芯片个数：构成三十二进制计数器，御要用两片741.S290异步二-五-十进制计数器芯片级联才能实.其中，741.S290(1)为“个位”计数器，741.S290(2)为“I位”计数湍.2计数脓冲的确定：两片芯片均采用I进制计数模式，故每个芯片的Cq均与本芯片的Q相连.S送入时钟脓冲.其中,三十二进制计数电路的总时钟脓冲送入741.S290(l)的CE跳：711.S290的C匕然与741.S290的Qy战相连，底当741.S290(1)从1001状态变化到“0000”状态时，R从“1”变成“0”，即741.S290(2)的C/端有一个下降沿，“位”计数器加“1，3确定归零状态:采用归零
18、法,要求实现三十：进制计数,所以选择“32”对应的842IHCD码作为归零状态，BlhuOOllOOlOZ7-11.S290集成计数器的清等端仆h和需要“1”信号，电路强制酒零，所以归零信号为711.S290(1)的。与741.S29O的Q?Q：的与门信号同时接入两个芯片的小,和Kg,逻辑电路图如图818所示.QsQiQiQoQQiQi如图8T8由741.S290集成计数器构成三十二进制计数电路(归零法)(2)置位法采用置位法实现三十二进制计数功能要需要用两片741.S29O异步二五十进制计数器芯片级联才健实,两片芯片的娘联方法一样：Rom和K)In均接地：置位信号选择“31”对应的8421B
19、eD码作为心零状态，即：“0011OOOl,即：711.S290的QlQ“与711.S290(1)的Q,的“与门”信号同时接入两个芯片的Slw”和Sq,如图8-19所示.QsQiQiQoQsQiQlQu图8-19由741.S290集成计数器构成三十二进制计数电路（嵬位法）11、分别采用归零法和置位法，用“1.S161实现一个三十二进制计数器。解：（I）消零法将两片741.S161级联,个位741.S1611进位缱Co连到十位741.S161（2的日，和ET上,两片芯片的时钟脉冲输入端连在一起，说接“1”，或位信号取自741.S161（2）的Rn=Qi,如图8-20所示。图8-20由741.S161成计数器构成三卜二进制计数电路（归零法）（2）置位法采用置位法的三十二进制计数器的两片芯片的级联方式与归零法是一样的：耳接I:两个芯片的4接地,况位信号为“00011111”,电路图如图8-21所示QQi01QnQaQiQiQoIS8-21til741.S161集成计数器构成三十二进制计数电路（置位法）
