《MOSFET栅极前100Ω电阻作用探讨.docx》由会员分享，可在线阅读，更多相关《MOSFET栅极前100Ω电阻作用探讨.docx（12页珍藏版）》请在课桌文档上搜索。
1、MoSFET栅极前100电阻有什么用年轻的应用工程师想通过实验证明，为了获得稳定性，是不是真的必须把一个100的电阻放在MOSFET栅极前。拥有30年经验的应用工程师Gureux对他的实验进行了监督，并全程提供专家指导。高端电流检测简介图1中的电路所示为一个典型的高端电流检测示例。负反馈试图在增益电阻RGAIN上强制施加电压VSENSEo通过RGAIN的电流流过P沟道MoSFET(PMOS),进入电阻RoUT,该电阻形成一个以地为基准的输出电压。总增益为：ROUTVout:ISENSEXRSENSEXRC八电阻ROUT上的可选电容COUT的作用是对输出电压滤波。即使PMOS的漏极电流快速跟随检
2、测到的电流，输出电压也会展现出单极点指数轨迹。原理图中的电阻RGATE将放大器与PMOS栅极隔开。其值是多少？经验丰富的Gureux可能会说：“当然是100C!”尝试多个阻值我们发现，我们的朋友，也是GUreUX的学生，正在认真思考这个栅极电阻。在想，如果栅极和源极之间有足够的电容，或者栅极电阻足够大，则应该可以导致稳定性问题。一旦确定RGATE和CGATE相互会产生不利影响，则可以揭开100或者任何栅极电阻值成为合理答案的原因。图2所示为用于凸显电路行为的1.Tspice仿真示例。通过仿真来展现稳定性问题，他认为，稳定性问题会随着RGATE的增大而出现。毕竟，来自RGATE和CGATE的极点
3、应该会蚕食与开环关联的相位裕量。然而，令感到惊奇的是，在时域响应中，所有RGATE值都未出现任何问题。VSUPP1.YRGAIN-1.-*SUPP1.Y图2高端电流检测仿真结果发现，电路并不简单在研究频率响应时，意识到，需要明确什么是开环响应。如果与单位负反馈结合，构成环路的正向路径会从差值开始，结束于结果负输入端。然后模拟了VS(VP-VS)或VS/VE,并将结果绘制成图。图3所示为该开环响应的频域图。在图3的波特图中，直流增益很小，并且交越时未发现相位裕量问题。事实上,从整体上看，这幅图显示非常怪异，因为交越频率小于0.001Hz。(BP)pruc6e-100-110Frequency(H
4、z)11011m10m100m1101Ik10k1k1M10M-440V(Vs)V(Ve)400-360-400-120-480图3从误差电压到源电压的频率响应将电路分解成控制系统的结果如图4所示。就像几乎所有电压反馈运算放大器一样，1.TC2063具有高直流增益和单极点响应。该运算放大器放大误差信号,驱动PMOS栅极，使信号通过RGATE-CGATE滤波器。CGATE和PMOS源一起连接至运算放大器的-IN输入端。RGAIN从该节点连接至低阻抗源。即使在图4中，可能看起来RGATE-CGATE滤波器应该会导致稳定性问题，尤其是在RGATE比RGATE大得多的情况下。毕竟，会直接影响系统RGA
5、TE电流的CGATE电压滞后于运算放大器输出变化。图4IWJ端检测电路功能框图对于为什么RGATE和CGATE没有导致不稳定，提供了一种解释：“栅极源为固定电压，所以，RGATE-CGATE电路在这里是无关紧要的。你只需要按以下方式调整栅极和源即可。这是一个源极跟随器。”经验更丰富的同事Gureux说：“实际上，不是这样的。只有当PMOS作为电路里的一个增益模块正常工作时，情况才是这样的。”受此启发，思考了数学问题要是能直接模拟PMOS源对PMOS栅极的响应，结果会怎样？换言之，V(VS)/V(VG)是什么？赶紧跑到白板前，写下了以下等式：VS/g/wXR+sXRlXCGITT_X;-t(1+
6、)g吊+sXRXCg+(+2)其中，叽二瓦运算放大器增益为A,运算放大器极点为coA。Vsgnt+SCgVGg/w+sXCg太立刻就发现了重要项gm。什么是gm?对于一个MoSFET,看着图1中的电路，心头一亮。当通过RSENSE的电流为零时，通过PMoS的电流应该为零。当电流为零时，gm为零，因为PMOS实际上是关闭的，未被使用、无偏置且无增益。当gm=0时，VS/VE为0,频率为OHz,VS/VG为0,频率为OHz,所以，根本没有增益，图3中的曲线图可能是有效的。试图用1.TC2063发现不稳定问题带来这点启示，很快就用非零的ISENSE尝试进行了一些仿真。图5为从VE到VS的响应增益/相
7、位图，该曲线跨越OdB以上到OdB以下，看起来要正常得多。图5应该显示大约2kHz时，100。下有大量的PM,100k下PM较少，1MC下甚至更少，但不会不稳定。180-80V(Vs)V(Ve)11011m10m1m1101001k10k1k1M10M80-440Frequency(Hz)图5非零检测电流条件下从误差电压到源电压的频率响应来到实验室，用高端检测电路1.TC2063得到一个检测电流。他插入一个高RGATE值，先是100kC,然后是IMC,希望能看到不稳定的行为，或者至少出现某类振铃。不幸的是，他都没有看到。他尝试加大MOSFET里的漏极电流,先增加!SENSE,然后使用较小的RG
8、AIN电阻值。结果仍然没能使电路出现不稳定问题。他又回到了仿真，尝试用非零ISENSE测量相位裕量。即使在仿真条件下也很难，甚至不可能发现不稳定问题或者低相位裕度问题。找到GUreUX,问他为什么没能使电路变得不稳定。Gureux建议他研究一下具体的数字。已经对Gureux高深莫测的话习以为常，所以，他研究了RGATE和栅极总电容形成的实际极点。在100Q和250PF下，极点为6.4MHz；在I(X)k下，极点为6.4kHz；在IMC下，极点为640Hzo1.TC2063增益带宽积(GBP)为20kHzO当1.TC2063具有增益时，闭环交越频率可能轻松下滑至RGATE-CGArE极点的任何作
9、用以下。是的，可能出现不稳定问题意识到运算放大器动态范围需要延伸至Rgate-Cgate极点的范围以外，选择了一个更高增益带宽积的运放。1.TC62555V运算放大器可以直接加入电路，增益带宽积也比较高，为6.5MHz。急切地用电流、1.TC6255100k栅极电阻和300mA检测电流进行了仿真。然后，在仿真里添加了RGATEo当RGArE足够大时，一个额外的极点可能会使电路变得不稳定。图6和图7显示的是在高RGATE值条件下的仿真结果。当检测电流保持300mA不变时，仿真会出现不稳定情况。4.44.0V(Vout)V(Vg)628406284033.2221.1.O.O.O.S61nMs-0
10、863oO1.ee0.62。80ZZ9oeegoCMZ寸OZCM6.03。CM.目I.目00ZZ661.ZSsZ6a9.61.ZTime(ms)图6有振铃的时域图219.4319.4419.4-1.6-2.0-80.619.4119.4Time(s)图7增加电流(VE至VS)后的正常波特图，相位裕量表现糟糕实验结果实验结果为了解电流是否会在检测非零电流时出现异常行为，用不同步进的负载电流和三个不同的RGATE值对1.TC6255进行了测试。在瞬时开关切入更多并行负载电阻的情况下，ISENSE从60mA的基数过度到较高值220mA。这里没有零ISENSE测量值，因为我们已经证明，那种情况下的Mo
11、SFET增益太低。实际上，图8最终表明，使用100kC和1MC电阻时，稳定性确实会受到影响。由于输出电压会受到严格滤波，所以，栅极电压就变成了振铃检测器。振铃表示相位裕量糟糕或为负值，振铃频率显示交越频率。S6elolele0pZ=eEIONTime(s)图9RGATE=100。，电流从高到低瞬W6e-oleopz=eEONS62ole0pz=eE-IONTime(s)10RGATE=100k,电流从低到高瞬态2.01.61.20.80.40.0-0.4-0.8-1.2-1.6Time(us)图11RGATE=100k,电流从高到低瞬态So6gole0pz=eE-oNTime(s)S62ole
12、epz=eE-oN图13RGATE=1M,电流从高到低瞬态意识到，虽然看到过许多高端集成电流检测电路，但不幸的是，工程师根本无力决定栅极电阻，因为这些都是集成在器件当中的。具体的例子有AD8212、1.TC610K1.TC6102和1.TC6104高电压、高端电流检测器件。事实上，AD8212采用的是PNP晶体管而非PMOSFET。他告诉GUreUX说：“真的没关系，因为现代器件己经解决了这个问题。”好像早等着这一刻，教授几乎打断了的话，说道：“我们假设，你要把极低电源电流与零漂移输入失调结合起来，比如安装在偏远地点的电池供电仪器。你可能会使用1.TC2063或1.TC2066,将其作为主放大
13、器。或者你要通过470。分流电阻测到低等级电流，并尽量准确、尽量减少噪声；那种情况下，你可能需要使用ADA4528,该器件支持轨到轨输入。在这些情况下，你需要与MOSFET驱动电路打交道。”所以显然，只要栅极电阻过大，使高端电流检测电路变得不稳定是有可能的。向乐于助人的老师Gureux谈起了自己的发现。Gureux表示,事实上,RGATE确实有可能使电路变得不稳定，但开始时没能发现这种行为是因为问题的提法不正确。需要有增益，在当前电路中，被测信号需要是非零。GUreUX回答说：“肯定，当极点侵蚀交越处的相位裕量时，就会出现振铃。但是，你增加IMC栅极电阻的行为是非常荒谬的，甚至100kC也是疯
14、狂的。记住，一种良好的做法是限制运算放大器的输出电流，防止其将栅极电容从一个供电轨转向另一个供电轨。”表示赞同，“那么，我需要用到哪种电阻值？Gureux自信地答道：tt100,附参考资料：MOS管栅极（G）和漏极（三）之间的电阻作用工作中很多低地方常用到MOS。是一个非常常用的器件。MOS管（金属氧化物半导体场效应晶体管）它具有三个内在的寄生电容：栅源电容（Cgs）、栅漏电容（Cgd）以及漏源电容（Cds）这三个寄生电容是MOS管物理结构的一部分，并且在MOS管的规格书中常常用输入电容（CiSs）、输出电容（CoSS）以及反向传输电容（CrSS）这三个参数来表示。这些参数与寄生电容之间存在明
15、确的关系，它们实际上是包含了寄生电容的某种组合。在MOS管的中，我们最常见的米勒效应主要是由于栅漏电容（Cgd）引起的。当MOS管处于工作状态时，这个电容会与电路中的其他元件相互作用，导致栅极电压的变化被放大，从而影响到整个电路的性能。此外，为了减少栅极电荷的影响和提高电路的稳定性，通常在MOS管的栅极和源极之间并联一个电阻（RG）。这个电阻的存在主要是为了阻尼栅极电荷的变化，从而减小米勒效应的影响。从上面几条看出，MOS管的三个寄生电容（Cgs、CgdCds）是引起米勒效应以及需要在GS之间并联电阻的根源。这些寄生电容是MOS管物理结构的一部分，并且在电路设计中需要特别考虑它们的影响。实际M
16、oS管驱动MOS管的米勒效应理想MoS管驱动我们理想的MOS管驱动波形它是方波，表示当栅源电压（VgS）达到门槛电压的时候，MOS管会迅速进入饱和导通状态。但是我们知道在实际应用当中，MOS管的栅极驱动过程会出现一个被称为米勒平台的电压平台期。这个平台期实际上就是MOS管进入“放大区”或“线性区”的标志，也就是导致开通损耗较大的主要原因。这个现象它称为米勒效应，对电路性能有很大不利影响，因此我们工程师在电路设计的时候，是一个必须考虑的实际问题。简单地说，虽然理想的MoS管驱动波形是方波，但现实中会因为米勒效应出现电压平台，增加开通损耗。米勒效应是客观存在的，设计电路时需要充分考虑。米勒平台形成
17、的具体过程：如上图，MOS管的开启过程大概可以分为以下几个阶段：第一阶段,初始阶段（ttl）:当栅源电压（Vgs）达到门限电压（Vgs（th）的时候，相当于开始对栅源电容（CgS）进行充电，此时MOS管开始导通，之前它处于截止状态，不导通。第二阶段，饱和区阶段（tlt2）:随着VgS的继续增加，漏极电流（Id）开始增大，漏源电压（VdS）开始下降。在这个过程中，MOS管是工作在饱和区，其中Id主要是由VgS决定。VdS的轻微降低主要是由于电流变化（【）导致的栅极端的一些寄生感抗形成的压降。第三阶段，米勒效应阶段（t2-t3）:当Vgs增大到一定程度时，会出现米勒效应。这时，Id已经达到饱和，因
18、此Vgs会在一段时间内保持不变，而Vds则继续下降，为栅漏电容（Cgd）充电。正是由于需要为Cgd充电，CgS两端的电压变化相对较小。在MOS管开通的时候，漏极电压（Vd）大于栅极电压（Vg）,因此Cgd会先通过MoS管放电，然后再反向充电，这个过程中会夺取原本应该给CgS的充电电流，从而导致VgS出现一个平台期。第四阶段，可变电阻区阶段（t3-t4）:随着VgS的继续上升，MOS管进入可变电阻区，漏源导通，Vds继续下降。需要注意的是，米勒平台限制了Vgs的增加，进而限制了导通电阻的降低，从而也限制了Vds的降低速度，使得MOS管无法迅速进入完全开关状态。2.MOS管G极与S极之间的电阻功能
19、举一个简单的实验就可以显示出GS间电阻的重要性：比如选用一只MOS管，使其G极也就是栅极处于悬空状态，并在DS之间施加电压。实验结果表明，当DS之间的输入电压只有三四十V时，这时MOS管的DS却会迅速导通，若不限流，更可能会导致管子损坏。从理论上讲，没有驱动信号的情况下，MOS管应该保持截止状态不导通才对啊。然而，由于MOS管内部存在寄生电容，当我们在DS之间施加电压时，该电压会通过栅漏电容（Cdg）为栅源电容（CgS）充电，从而导致G极电压逐渐抬高，直至MoS管导通。因此我们在MOS管的GS之间连接一个阻值在几千到几十千欧的并联电阻,可以确保MOS管的稳定工作。这种连接方式可以防止因MOS管栅极悬空导致的DS之间电压使MoS管意外导通而受损。同时，当没有驱动信号时，该电阻能够将MOS管的栅极电位固定在较低状态，从而避免误触发，确保可靠的通断操作。
