《大连理工大学数字电路课程设计报告多功能数字时钟设计.doc》由会员分享，可在线阅读，更多相关《大连理工大学数字电路课程设计报告多功能数字时钟设计.doc（22页珍藏版）》请在课桌文档上搜索。
1、题目：多功能数字时钟设计1 设计要求1)具有“时、“分、“秒及“模式的十进制数字显示功能；2)具有手动校时、校分功能，并能快速调节、一键复位复位时间12时00分00秒；3)具有整点报时功能，从00分00秒起，亮灯十秒钟；4)具有秒表功能准确至百分之一秒，具有开关键，可暂停、可一键清零；5)具有闹钟功能，手动设置时间，并可快速调节，具有开关键，可一键复位复位时间12时00分00秒，闹钟时间到亮灯十秒钟进展提醒；6)具有倒计时功能准确至百分之一秒，可手动设置倒计时时间，假设无输入，系统默认60秒倒计时，且具有开关键，计时时间到亮灯十秒钟进展提醒，可一键复位复位时间默认60秒。2 设计分析及系统方案
2、设计2.1 模式选择模块：按键一进展模式选择，并利用数码管显示出当前模式。模式一：时钟显示功能；模式二：时钟调节功能；模式三：闹钟功能；模式四：秒表功能；模式五：倒计时功能。2.2 数字钟的根本功能局部：包括时、分、秒的显示，手动调时，以及整点报时局部。根本模块是由振荡器、分频器、计数器、译码器、显示器等几局部组成。利用DE2硬件中提供的50MHZ晶振，经过分频得到周期为1s的时钟脉冲。将该信号送入计数器进展计算，并把累加结果以“时“分“秒的形式通过译码器由数码管显示出来。具有复位按键1，在时钟模式下按下复位键后对时钟进展复位，复位时间12时00分00秒。进入手动调时功能时，通过按键调节时间，
3、每按下依次按键2，时钟时针加一，按下按键2一秒未松手，时钟时针每秒钟加十；按键1对分针进展控制，原理与时针一样并通过译码器由七位数码管显示。从00分00秒开场，数字钟进入整点报时功能本设计中以一个LED灯代替蜂鸣器，进展报时，亮灯10秒钟进展提示。2.3 多功能数字钟的秒表功能局部：计时围从00分00.00秒至59分59.99秒。可由复位键0异步清零，并由开关1控制计时开场与停顿。将DE2硬件中的50MHZ晶振经过分频获得周期为0.01秒的时钟脉冲，将信号送入计数器进展计算，并把累计结果通过译码器由七位数码管显示2.4 多功能数字钟的闹钟功能局部：进入闹钟功能模式后，通过按键2设定小时和按键1
4、设定分钟设定闹钟时间，当按下按键一秒未松手时，可进展快速设定时间。当时钟进入闹钟设定的时间判断时钟的时信号时针，分针分别与闹钟设定的时信号时针、分针是否相等，则以LED灯连续亮10秒钟进展提示，并由开关0控制闹钟的开和关。2.5 多功能数字钟的倒计时功能局部：可通过按键3设定分针和按键2设定秒针设定倒计时开场，当按下按键一秒未松手时，可进展快速设定时间。当没有手动时间设定时，系统默认为60秒倒计时。倒计时的时钟与数字钟的时钟一样，每迎到一个1s时钟上升沿，则计数器减一。计数器减至00时，分钟位、秒钟位保持为00。倒计时完毕时即00分00秒，倒计时信号灯亮10秒钟进展提示，并由开关2控制倒计时的
5、开场于停顿。本设计通过数据选择器控制译码器，使数码管独立显示，各功能之间互不影响。当mode=“000时，时钟功能，则对时钟信号进展译码，数码管显示时钟数据；当mode=“001时，时间校准功能，则对时钟信号进展译码，数码管显示闹钟数据；当mode=“010时，闹钟功能，则对闹钟信号进展译码，数码管显示闹钟信号数据；当mode=“011时，秒表功能，则对秒表信号进展译码，数码管显示秒表信号数据。当mode=“100时，则倒计时功能，对倒计时钟信号进展译码，数码管显示倒计时信号数据。系统总体构造框图如下所示：数据选择器时钟计数器数码管显示秒表计数器报时闹钟分频周期1s分频模块分频周期0.01s译
6、码器LED提醒分频周期0.1sLED提醒倒计时计数器3系统以及模块硬件电路设计3.1分频电路参数计算：3.2系统硬件电路设计系统硬件模拟图：Sw2LEDbsLEDnzLEDdjs50MHZSw1 Sw0Sw0KEY3KEY2KEY0KEY1分别与数码管相连3.3系统与引脚分配接口名称类型输入/输出引脚号说明clkINPIN_N2晶振50MHz时钟输入selectmodeINPIN_W26模式选择按键rstINPIN_G26复位按键addINPIN_P23高位设置键decINPIN_N23地位设置键startnzINPIN_N25闹钟开关startmbINPIN_N26秒表开关startdjsI
7、NPIN_P25倒计时开关lednzOUTPIN_AE23闹钟提示灯leddjsOUTPIN_AE22倒计时提示灯ledbsOUTPIN_Y18整点报时提示灯qss6OUTPIN_N9时针高位数码管显示qss5OUTPIN_P9qss4OUTPIN_L7qss3OUTPIN_L6qss2OUTPIN_L9qss1OUTPIN_L2qss0OUTPIN_L3qsg6OUTPIN_M4时针低位数码管显示qsg5OUTPIN_M5qsg4OUTPIN_M3qsg3OUTPIN_M2qsg2OUTPIN_P3qsg1OUTPIN_P4qsg0OUTPIN_R2qms6OUTPIN_W24秒针高位数码管
8、显示qms5OUTPIN_U22qms4OUTPIN_Y25qms3OUTPIN_Y26qms2OUTPIN_AA26qms1OUTPIN_AA25qms0OUTPIN_Y23qmg6OUTPIN_Y24秒针低位数码管显示qmg5OUTPIN_AB25qmg4OUTPIN_AB26qmg3OUTPIN_AC26qmg2OUTPIN_AC25qmg1OUTPIN_V22qmg0OUTPIN_AB23qgs6OUTPIN_AB24模式显示高位默认全灭qgs5OUTPIN_AA23qgs4OUTPIN_AA24qgs3OUTPIN_Y22qgs2OUTPIN_W21qgs1OUTPIN_V21qgs
9、0OUTPIN_V20模式显示低位qgg6OUTPIN_V13qgg5OUTPIN_V14qgg4OUTPIN_AE11qgg3OUTPIN_AD11qgg2OUTPIN_AC12qgg1OUTPIN_AB12qgg0OUTPIN_AF10qfs6OUTPIN_R3分针高位数码管显示qfs5OUTPIN_R4qfs4OUTPIN_R5qfs3OUTPIN_T9qfs2OUTPIN_P7qfs1OUTPIN_P6qfs0OUTPIN_T2qfg6OUTPIN_T3分针低位数码管显示qfg5OUTPIN_R6qfg4OUTPIN_R7qfg3OUTPIN_T4qfg2OUTPIN_U2qfg1OU
10、TPIN_U1qfg0OUTPIN_U94 系统的VHDL设计4.1顶层设计library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity liyabin is -实体声明，及系统输入与输出port(clk,rst,add,dec,selectmode,startmb,startnz,startdjs:in std_logic; qgs,qgg,qss,qsg,qfs,qfg,qms,qmg:buffer std_logic_vector(6 downto 0); ledbs,lednz,leddj
11、s:out std_logic);end;architecture data of liyabin isponent mode -模式循环模块元件例化port(selectmode:in std_logic;mode:buffer std_logic_vector(2 downto 0);end ponent;ponent gn*z-功能选择模块元件例化port(zt:in std_logic_vector(2 downto 0);sz1,sz2,sz3,sz4,sz5,sz6:in std_logic_vector(3 downto 0);-时钟显示信号mb1,mb2,mb3,mb4,mb5
12、,mb6:in std_logic_vector(3 downto 0);-秒表显示信号nz3,nz4,nz5,nz6:in std_logic_vector(3 downto 0);-闹钟显示信号djs1,djs2,djs3,djs4,djs5,djs6:in std_logic_vector(3 downto 0);-倒计时显示信号 s1,s2,s3,s4,s5,s6,s7,s8:out std_logic_vector(3 downto 0)-输出，送入显示模块用数码管进展显示);end ponent;ponent fp-分频模块元件例化port(clk,rst:in std_logic
13、;clk10ms,clk100ms,clk1s:out std_logic); end ponent;ponent sz-时钟模块元件例化port(zt:in std_logic_vector(2 downto 0);clk,clk100ms,rst,add,dec:in std_logic; sz1,sz2,sz3,sz4,sz5,sz6:buffer std_logic_vector(3 downto 0);ledbs: out std_logic);end ponent;ponent nz-闹钟模块元件例化port(startnz,add,dec,rst,clk,clk100ms:in
14、std_logic;zt:in std_logic_vector(2 downto 0);sz2,sz3,sz4,sz5,sz6:in std_logic_vector(3 downto 0);-时钟显示信号nz3,nz4,nz5,nz6:buffer std_logic_vector(3 downto 0);-闹钟显示信号lednz:out std_logic-闹钟提示灯输出);end ponent;ponent mb-秒表模块元件例化port(zt:in std_logic_vector(2 downto 0);clk,rst,startmb:in std_logic; mb1,mb2,m
15、b3,mb4,mb5,mb6:buffer std_logic_vector(3 downto 0);end ponent;ponent djs-倒计时模块元件例化port(rst,startdjs,add,dec,clk,clk100ms:in std_logic;zt:in std_logic_vector(2 downto 0);djs1,djs2,djs3,djs4,djs5,djs6:buffer std_logic_vector(3 downto 0);leddjs:out std_logic);end ponent;ponent *s-显示模块元件例化port(*sin:in s
16、td_logic_vector(3 downto 0);-*sout:out std_logic_vector(6 downto 0);end ponent;signal clk10ms,clk100ms,clk1s,clk1m,clk1h :std_logic;-分频脉冲信号级进位脉冲信号signal sz1,sz2,sz3,sz4,sz5,sz6,sz33,sz55:std_logic_vector(3 downto 0);-时钟显示信号signal nz3,nz4,nz5,nz6:std_logic_vector(3 downto 0);-闹钟显示信号signal mb1,mb2,mb3
17、,mb4,mb5,mb6:std_logic_vector(3 downto 0);-秒表显示信号signal djs1,djs2,djs3,djs4,djs5,djs6:std_logic_vector(3 downto 0);-倒计时显示信号signal s1,s2,s3,s4,s5,s6,s7,s8:std_logic_vector(3 downto 0);-显示信号signal zt:std_logic_vector(2 downto 0);begin-构造体-模式循环模块-u1:mode port map(selectmode,zt);-功能选择模块-u2:gn*z port map
18、(zt,sz1,sz2,sz3,sz4,sz5,sz6,mb1,mb2,mb3,mb4,mb5,mb6,nz3,nz4,nz5,nz6,djs1,djs2,djs3,djs4,s1,s2,s3,s4,s5,s6,s7,s8);-分频模块-u3:fp port map(clk,rst,clk10ms,clk100ms,clk1s);-时钟模块-u4:sz port map(zt,clk1s,clk100ms,rst,add,dec,sz1,sz2,sz3,sz4,sz5,sz6,ledbs);-闹钟模块-u5:nz port map(startnz,add,dec,rst,clk1s,clk10
19、0ms,zt,sz2,sz3,sz4,sz5,sz6,nz3,nz4,nz5,nz6,lednz);-秒表模块-u6:mb port map(zt,clk10ms,rst,startmb,mb1,mb2,mb3,mb4,mb5,mb6);-倒计时模块-u7:djs port map(rst,startdjs,add,dec,clk10ms,clk100ms,zt,djs1,djs2,djs3,djs4,djs5,djs6,leddjs);-显示模块-show1: *s port map(s1,qmg);show2: *s port map(s2,qms);show3: *s port map(
20、s3,qfg);show4: *s port map(s4,qfs);show5: *s port map(s5,qsg);show6: *s port map(s6,qss);show7: *s port map(s7,qgg);show8: *s port map(s8,qgs);end;-完毕4.2 分频模块library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity fp isport(clk,rst:in std_logic;clk10ms,clk100ms,clk1s:out std_
21、logic); end;architecture data of fp isbegin-50兆分频，产生clk1s，作为始时钟的秒计时脉冲process(clk,rst) variable num:integer range 0 to 49999999; begin if rst=0 then num:=0; elsif rising_edge(clk) then if num=49999999 then num:=0;clk1s=1; else num:=num+1;clk1s=0; end if; end if; end process; -5兆分频，产生clk100ms即clk0.1s，
22、作为快速调整时间的脉冲信号process(clk,rst)variable num:integer range 0 to 4999999; begin if rst=0 then num:=0; elsif rising_edge(clk) then if num=4999999 then num:=0;clk100ms=1; else num:=num+1;clk100ms=0; end if; end if; end process;-5兆分频，产生clk10ms即clk0.01s作为秒表计时脉冲process(clk,rst)variable num:integer range 0 to
23、 499999; begin if rst=0 then num:=0; elsif rising_edge(clk) then if num=499999 then num:=0;clk10ms=1; else num:=num+1;clk10ms=0; end if; end if; end process;end;4.3模式循环模块library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity mode is -实体声明port(selectmode:in std_logic;mode:buf
24、fer std_logic_vector(2 downto 0);end;architecture data of mode isbeginprocess(selectmode)beginif rising_edge(selectmode) then-模式循环计数器if mode=100 thenmode=000;else mode=mode+1;end if;end if;end process;end;4.4功能选择模块library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity gn*z i
25、s-实体声明port(zt:in std_logic_vector(2 downto 0);sz1,sz2,sz3,sz4,sz5,sz6:in std_logic_vector(3 downto 0);-时钟显示信号mb1,mb2,mb3,mb4,mb5,mb6:in std_logic_vector(3 downto 0);-秒表显示信号nz1,nz2,nz3,nz4,nz5,nz6:in std_logic_vector(3 downto 0);-闹钟显示信号djs1,djs2,djs3,djs4,djs5,djs6:in std_logic_vector(3 downto 0);-倒计
26、时显示信号 s1,s2,s3,s4,s5,s6,s7,s8:out std_logic_vector(3 downto 0)-输出，送入显示模块用数码管进展显示);end;architecture data of gn*z isbeginprocess(zt,sz1,sz2,sz3,sz4,sz5,sz6,-选择译码器数日信号nz3,nz4,nz5,nz6,mb1,mb2,mb3,mb4,mb5,mb6,djs1,djs2,djs3,djs4,djs5,djs6)beginif zt=000 then-1时钟显示s1=sz1;s2=sz2;s3=sz3;s4=sz4;s5=sz5;s6=sz6
27、;s7=0001;s8=1111;elsif zt=001 then-2调整s1=sz1;s2=sz2;s3=sz3;s4=sz4;s5=sz5;s6=sz6;s7=0010;s8=1111;elsif zt=010 then-3闹钟s1=0000;s2=0000;s3=nz3;s4=nz4;s5=nz5;s6=nz6;s7=0011;s8=1111;elsif zt=011 then-4秒表s1=mb1;s2=mb2;s3=mb3;s4=mb4;s5=mb5;s6=mb6;s7=0100;s8=1111;elsif zt=100 then-5倒计时s1=djs1;s2=djs2;s3=djs
28、3;s4=djs4;s5=djs5;s6=djs6;s7=0101;s8=1111;else s1=sz1;s2=sz2;s3=sz3;s4=sz4;s5=sz5;s6=sz6;s7=0001;s8*sout*sout*sout*sout*sout*sout*sout*sout*sout*sout*sout=1111111;end case;end process; end;4.6 时钟及其调整模块library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity sz is-实体声明port(zt:i
29、n std_logic_vector(2 downto 0);clk,clk100ms,rst,add,dec:in std_logic; sz1,sz2,sz3,sz4,sz5,sz6:buffer std_logic_vector(3 downto 0);ledbs: out std_logic);end;architecture data of sz issignal clk1m,clk1h,clk1m0,clk1h0:std_logic;-进位脉冲信号signal js,js1:std_logic_vector(0 downto 0);-按键计时信号beginprocess(zt,js
30、,clk100ms,clk1m0,add,dec)-时间校准选择脉冲分针局部beginif zt=001 and js=1 thenclk1m=clk100ms;elsif zt=001 and js/=1 thenclk1m=clk1m0 or not dec;else clk1m=clk1m0;end if;end process;process(zt,js1,clk100ms,clk1h0)-时间校准选择脉冲时针局部beginif zt=001 and js1=1 thenclk1h=clk100ms;elsif zt=001 and js1/=1 thenclk1h=clk1h0 or
31、 not dec;else clk1h=clk1h0;end if;end process;process(zt,clk,rst,add,dec)-时钟分针按键计时beginif zt=000 and rst=0 thensz2=0000;sz1=0000;elseif zt=001 and dec=0 then if rising_edge(clk) thenjs=js+1;if js=1 then js=1;end if;end if;else js=0;end if;if zt=001 and add=0 then -时钟时针按键计时if rising_edge(clk) thenjs1
32、=js1+1;if js1=1 then js1=1;end if;end if;else js1=0;end if;if rising_edge(clk) then-时钟秒针计数器if sz2=0101 and sz1=1001 thensz2=0000;sz1=0000;clk1m0=1;elsifsz1=1001thensz1=0000;sz2=sz2+1;clk1m0=0;else sz1=sz1+1;clk1m0=0;end if;end if;end if;end process;process(zt,clk1m,rst)-时钟分针计数器beginif zt=000 and rst
33、=0 thensz4=0000;sz3=0000;elsif rising_edge(clk1m) thenif sz4=0101 and sz3=1001 thensz4=0000;sz3=0000;clk1h0=1;elsifsz3=1001thensz3=0000;sz4=sz4+1;clk1h0=0;else sz3=sz3+1;clk1h0=0;end if;end if;end process;process(clk1h,rst,zt)-时钟时针计数器begin if zt=000 and rst=0 thensz6=0001;sz5=0010;elsif rising_edge(
34、clk1h) thenif sz6=0010 and sz5=0011 thensz6=0000;sz5=0000;elsifsz5=1001thensz5=0000;sz6=sz6+1;else sz5=sz5+1;end if;end if;end process;process(sz1,sz2,sz3,sz4)-整点报时beginif sz4=0000 and sz3=0000 and sz2=0000 thenledbs=1;else ledbs=0;end if;end process;end;4.7闹钟模块library ieee;use ieee.std_logic_1164.a
35、ll;use ieee.std_logic_unsigned.all;entity nz isport(startnz,add,dec,rst,clk,clk100ms:in std_logic;zt:in std_logic_vector(2 downto 0);sz2,sz3,sz4,sz5,sz6:in std_logic_vector(3 downto 0);-时钟显示信号nz3,nz4,nz5,nz6:buffer std_logic_vector(3 downto 0);-闹钟显示信号lednz:out std_logic);end;architecture data of nz
36、issignal js,js1:std_logic_vector(0 downto 0);-按键计时信号signal clkd,clkg:std_logic;-进位脉冲信号beginprocess(js,clk100ms,dec)beginif js=1 then-分针按键计时clkd=clk100ms;else clkd=not dec;end if;end process;process(js1,clk100ms,add)-时针按键计时beginif js1=1 thenclkg=clk100ms;else clkg=not add;end if;end process;process(z
37、t,add,dec,rst,clk,clkg,clkd)-闹钟时间手动设置beginif zt=010 thenif rst=0 then nz6=0001;nz5=0010;nz4=0000;nz3=0000;-闹钟复位12:00:00elseif dec=0 then if rising_edge(clk) thenjs=js+1;if js=1 then js=1;end if;end if;else js=0;end if;if add=0 then if rising_edge(clk) thenjs1=js1+1;if js1=1 then js1=1;end if;end if;else js1=0;end if;if falling_edge(clkd) then-闹钟手动设置分钟if nz4=0101 and nz3=1001 thennz4=0000;nz3=0000;elsif nz3=1001 thennz3=0000;nz4=nz4+1;else nz3=nz3+1;end if;end if;if falling_edge(
