《传输系统中的时钟同步技术.docx》由会员分享，可在线阅读，更多相关《传输系统中的时钟同步技术.docx（5页珍藏版）》请在课桌文档上搜索。
1、传箱系统中的时钟同步技术同步模块是街个系筑的心脏，它为系统中的其他每个模块馔送正确的时钟信号。因此须要对同步残块的设计和实现赐予特殊关注。本文对影响系统设计的时仲特性进行了考察.并对偌号照化的绿色进行了评估.本文还分析了同步悲化的影响,并对标准化组织为确保传输质量和各神传输设备的互操作性而制定的标准要求进行了探讨。摘要：网络同步和时钟产生是高速传输系统设计的审要方面。为了通过降低放射和接收铅误枭提高网络效率,必需使系统的各个阶段都妾运用的时钟的质量保持特定的等级。网络标潜定义同步网络的体系结构及其在标准接口上的预期性能,以保证传输质霰和传输设备的无金第成。有大的同步问逖,系统设计人员在建立系统
2、体系结构时心需特别游淅。本文论述了时仲恶化的各种来源，如抖动和漂移。本文还探讨了传谕系城中时钟恶化的缘由用影响,并分析了标准要求,提出了各种实现技巧。基本概念：抖动和澧移抖动的一般定义可以是一个事务对其志向出现的短暂禽离在数字传输系统中，抖动祓定义为数字信号的王要时刻在时间上偏离其志向位置的短笆殳动。中要时刻可以是一个周期为T1.的位流的最佳采样时刻。虽然希筌各个位在的整数信位苞出现，但零实上会有所不同。这种脉冲位at调制被认为是一种料动。这也被称为故字信号的相位隆声。在下图中，实际信号边沿在志向信号动沿旁边作周期性移动,演示了周期性抖动的柢念。图1.抖动示意抖动,不同于相位嫌声，它以单位间隔
3、(UI)为单位来表示.一个单位间隔相当于一个信号周期(T).等于360度。铁设事务为E.第n次出现表示为tE(n).则睡时抖动可以表示为：一组包括N个抖动测量的好到峥抖动值运用邀小和瑕大瞬时抖动测整计算如下：澧移是低缴抖动。两者之间的典型划分点为IOHzo抖动和漂移所导致的影响会显现在传输系统的不同但特定的区域。科动类型依据产生缘比.抖动可分成两种主要类型：随机抖动和确定性抖动。随机抖动，正如其名，是不行预料的.由陵机的喙声影响如热喙声等引起.随机抖动通常发生在数字信号的边沿转换期间，境成随机的区间交叉。毫无疑问,随机抖动具有高斯慨率密度函数(PDF),由其均值3和均方根值(ES)(确定。由于
4、高斯函数的昆在均值的两侧无限延长,毓时抖动和经到牌科动可以是无限值。因此随机抖动塘带果纳其均方根值来表示和测整。图2.以高斯概率密度函数表示的胸机抖动对抖动余IB来讲.K到修科动比均方根抖动更为有用，因此须要把筋机抖动的均方根值法换成及到般值。为将均方根抖动转换成牌到脩抖动,定义了骸机抖动高斯函数的随意极限(arbitrary1.imit).误码军(BER)是这种，旗中的一个有用数,其假设高斯函数中的瞬时抖动一旦落在其强制极限之外即出现误码。殛妞下面两个公式，就可以得到均方根抖动到降到经料动的推算。3(!-empirenews.page-j由公式可得SIF表.表中授刻峥抖动对应不同的BER值确
5、定性抖动是有界的，因此可以预料，目具有确定的幅度极限。考虑集成电路(IC)系统,有大震的工艺、器件和系蜕级因素将会影响确定性抖动。占空比失真(DCD)和脉冲宽度失真(PWD)会造成数字偌号的失真.使过尊区间偏要志向位向上或向下移动。这些失电通常是由信号的上升沿和下隆沿之间时序不同而造成。假如非平密系城中存在地电位漂移、差分输入之间存在电压偏移.信号的上升和下降时间出现变更箸,也可能造成这种失真。图3,总抖动的双模表示数据相关抖动(DDJ)和符号间干扰(ISI)致使信号具有不同的过零区间电平,导致每种唯一的位型出现不同的信号转换。这也称为模式相尖抖动PDJ).佶号路径的低续就止点和高续带亮将影喷
6、DDJe当信号路径的带宽可与信号的带宽进行比较时.位就会延长到相邻位时间内，岩成符号间干扰(ISI)0低频秋止点会使低股器件的信号出现失真,而系琉的高频带宽限制将使高频器件性能下降。7正弦抖动以正弦模式调制信号边沿。这可她是由于供应整个系统的电源或者甚至系统中的其他振携链成。JSift反弹和其他电源变动也可转造成正弦抖动。正弦抖动广泛用于抖动环境的测试和仿真。不相关抖动可能由电源理声或串扰和其他电磁干扰造成。考虑抖动对数字信号的影响时，须要将整个确定性抖动和随机抖动考虑在内。确定性抖动和附机抖动的总计结果将产生另外一神叔率分布4:双哽响应.其中部表示确定性抖动，尾部为芭斯响应，表示随机抖动重整
7、。抖动冽-TIE.MITE和TEDV时间间隔误差(TIE)是通过对实际时冲间隔的冽量和对志向参考时钟同一间隔的测重得到的。在给定时间t,以一个称为观测间隔的时间间幅产生时间T的时仲.真相对于时仲Tref(I)的TIE可通过下面公式表示。(x(t)称为误差函故。)TIE表示信号中的高频相位除声，供应了实际时神的分个周期偏圈志向状况的干舱信息。TIE用于计算大案统计派生函效如MTIE,TDEV等。最大时间间隔温差(MTIE)定义为，在一个观测时间(t=nt)内,一个给定时钟信号相对于一个志向时钟信号的最大岬到降延迟变更.其中该长度的全部观冽时间均在测十周期MTIE值是对一个时钟信号的长期检定性的一
8、种密IU图4.TIE的图形表示TDEV是另外一个蜕计杂数.作为集成时间的函数对一个信号的预期时间变更的测.DEV也就供应有父信号相位时间)喙声频港王量的信息。TIE图中每个点的标;隹偏差是对一个观测间隔计算的,该观测间隔滑过整个测察时间。该佰在隹个上述测时间内迸行平均以得到该特定间隔的TDEVIgo增大观测间隔.至宜利累笈程。TDEV是对短期校定性的一种衡量，在评估时钟振荡器性能时有用。TDEV属于时间单位。高速传输系统中科动和漂移的缘由(！-empirenews.page-邀用用的一种时仲体系结构是，在备板上运行一个低频时仲,在每个传辅卡上产生同步的高频时钟。低频时仲在Jfe成电路内或嫡过分
9、立P1.1.实现进行倍频以产生高频时钟。通过典型的P1.1.倍统,倍笏后时钟上的相依嗓声增大为原来时仲相位叫声的20*1o3(N次方，其中N为倍频系数。It外，P1.1.尊考12(31下一页时钟输入上的抖动将延长锁定时间，目当输人抖动过大时高速P1.1.甚至无法实现锁定。在金板上果纳一种更高速的差分时仲将比采纳低递单常时冲旦有更好的抖动性转。出于VC。对输入电压变更较为敏政，因此电源磔声是增大时神抖动的一个主要因素。输出时神抖动幅度与电源磔声幅度、VC。增益成正tt.与啜声续率成反比。因导线电阻形成的电阻下降和因导线电感形成的电城噪声而造成的电源或接地反弹,会对上述输出时钟抖动产生相像的影响。
10、在系城板上对电源进行充分过能,狒近集成电路电源引肥供应去照电容.可以确保P1.1.获得更甚的料动性能。在系蜕板内,时仲和数据相互独立，放射和接收常在后动、保持和延迟时间方面的变更对卷速率特别关键.因数据和时钟路径中存在不同有源元件而使数据和时仲路径之间出现传播延迟差异,时钟路径之间的接线延迟差异,致相位之间的接线延迟差异，数据和时伸路径之间不同的负载状况，分组长度差异等号,均可能造成上述变更。在规划系琉揖动余时，必需将不同信号笳径的变更考虑在内。当在一段距离上进行传输时在放射机和接收机中的许多点上存在抖动累积。在放射机物理层实现中，DAC非线性或激光非战性等非或性特性会加王信号失真。在传输介质
11、和接收机中,除了外部乱真源（大多在铜导线中）之外,因不同族率和调制效应而导致的光轩失真、因接收机实现（主要与带宽有关）和时伸提取电路实现而导致的信号相关相ImR要.会加王信号流的抖动。图5.枭自TIE图的MTIE偏差具体到SDH同步敛字系列）传输.有大的系统圾事务会导致抖动。在将PDH（准同步数字系列支路映射为SDH恸并通过SDHNE（网络组件进行传锚的典型传瘠系统中，在PDH支路于SDH的终端多路安排器解映射之前,将在每个中间节点也出现VC虚拟容器）的康新同步。有间隙的时仲用于将各个支路映射到STM-N帧和从STM-N恢解映射.发出与开梢、固定填充和调整位相应的脉冲，因而造成映射推动。采纳调
12、整机会位补偿PDF支路中频率偏移的方法会造成等待时间抖动。还有指针调留机制.用于对来自初始NE的输入VC与本地产生的输出STM-N帧之间的相位波动进行补信。依据频率儡离，VC在STM-N帔中前后移动.这将使VC提取点看到位流中的突然变更.导致称为指针抖动的类5?抖动。全部上述系统级抖动都将加至总的确定性抖动。尽管全部上逑因素都会加至从源到目的地之间信号传播的抖动，标准要求仍旧规定在传输点需具有比理论伯更低的科动锐值。这样,考虑到时钟倍频、电源变更、电-光-电转换、放射和接收影响以及其他致使实际信号恶化的失真信号的影响,在源必驱动信号的时钟将具有一个相对很低的科动数值.!-empirenews,
13、page-J抖动对收发器的影响志向状况下,数字信号是在两个相邻电平转校点的中点进行采样的。群动之所以会造成误码.是由于相对于志向中点，它变更了佶号的为沿陡旗点。误码可能由于信号流边沿变更太晚（在时间上比志向中点晚0.5U1.I单位间隔相当于信号的一个周期）或太早（在时间上比志向中点早0.5UD所致。当时仲采样边沿在信号流的任何一IW错过0.5U1.时，将出现50%的误码概率，自设平均转换密度为0.5.7假如分别知道确定性抖动和陵机抖动,可好过上述两个数字和将悌到好抖动佰与均方根抖动值联系在一起的表.来估计误码率。校准科动，定义为数字偌号的最佳采样时刻与从其提取出来的采样时仲之间的雉期变更.可以
14、造成上逑误码。对于商业应用.源时和和源放鸵接口科动规范将远远低于1UI。放射接口抖动规范通常与接收废的输入科动容限相匹配。对于抖动测量回路送波器截止班率,尤其如此。例如，在SDH系统中，有两种科动测带宽，分别规定：一个用于宽带测渡波器（f1.到f4）,一个用于高频带冽索泥波器（f3到fG。数值f1.指可在线路系蜕的P1.1.中运用的脩出时忡偌号的轰覆时仲截止续率。低于此带宽的频率的抖动将通近系既.而较高旁率的科动则被部分汲取。数伯f3表示输入时钟捕获电路的带宽。高于此厥空的抖动将导致校准科动。校准舁动造成光功率质关,须要额外光功率以防各种恶化。因此限制放熨机端高J5带频谱的科动特别史要，混移对
15、收发器的影响市场上销岂的大多数电信接收机都运用了一个缓冲器,以适应线路信号中存在的随机波动。下面框图6具体表示出这一檄念。坦原时仲将数据送入京有弹性的缓冲港,而秦蜕时仲则将数据送出到设备的核心部位。在建同步传输系统中,放射机和接收机工作在相互独立而又极为接近的频率上,f1.和FS分别表示放射机和接收机的频率。当两者之间存在相位或为率差异时.弹性存情会将其消退,否则缓冲器对出现欠教或溢出（取决于差彳的幅度和弹性缓冲器的大小），造成一次可控的帧滑动（基本速率传输）亚一次位调整（高阶异步多踣复用器）。在准同步应用中,依据可报受的缓冲滑动对圾率变更和缓冲器深度进行了标准化。最初的网络主要用于语音传输.
16、在肯定的颇率门限之下不会造成语音质量下降。ITU-T规范规定该变更为+/-50ppm但是随若网络起先传送压赭语音、传真格式的数密、视券以及其他种类的媒体应用，对于差错和生传以及刚刚兴起的同步网络，滑动使效率产殿下隆。在同步传锦赛筑中，系统时钟通常同步到用于接收更高时钟等堀信号的接口的复原时钟上。复原时钟和系统时钟之间相位和频率的瞬时和累积差异将被弹性煨冲器汲取，否则将导致弹性存储粉溢出/欠教（取决于缓冲器大小和变史的幅度,造成指针调醺而延迟或提前M传输、帧滑动或系燎中某分出现位调第。!-empirenews.page-在同步条纸中,全部网络组件工作在同一平均频率,可以塘过指针机制消退帧恶化。这
17、些指针机制将提前或延迟有效我荷在传糖陵中的位置，从而调整接收和系统时钟中存在的频率和相位变更。SDH收发器中的缓冲器比PDH收发器中的要小,而且对于SDH素境中可能导致的指针移动等不规则性有限制。因此,与PDH条境相比，同步赛烧的要求更为严格。由于网络发展的历史和不同网络之间的互操作连接，在某些阶段或其他阶段.这些同步网络会通过准同步网络来连接。因此PDH网络的时仲体系结构也要考虑在内。MTIE供应了时钟相对于已知志向给考时冲的好值时间变更。在同步传输和交换设备的弹性缓冲器的设计中上一页I）2）3）下一页将用到NT1.E伯。在弹性存储中,缓冲器项充水平与输入数字信号和本地系蜕时仲之间的TIE成
18、正比。确保时仲符合有尖MTIE的时钟规范,将保证不会超过肯定的缓冲器门限。因此,在绘印器设计中，其大小取决于MTIE的规定相酸。图6,奥型传输系统的接收机接口系既时仲输出相位扰动对收发器的影响一个时钟的编出相位变更可以通过分析其MTIE信息获得.漂移产生（在自由振荡模式和同步模式中）主要指系城中所用时钟振荡器的长期稳定性,在自由海荡模式中素靛的稳定性仅受瓶荡港的稔定性影响。除了漂移产生之外，输出时仲相位还受到大同泉烧不规则特性的影响。特殊是对一个系统同步器而言，将卷考源从一个不良或密化华考时仲转换到一个正常善考时冲可能会导致输出相位扰动。传输用高速P1.1.中运用的传统VCO（压控报拨器）在委
19、更给考时仲时采纳了切换电容器组的方法.这种切换转换会对输出时钟造成短否的相位偏移。采纳超低抖动时神倍频器电路可以解决这个问题。高性靛网络时仲在系统的全部参考时t4都失去时采纳一种称为“保持”的机制。这是遇过记忆存储技术产生东线最终一个已知良好卷考时钟来实现的。进入和退出保持模式可能会对输出造成相位状动。当见于保持模式中的,由于精确为率的再生不够精确.因此会接着产生输出相位误差。成电传技术的进步已使保持精度达到了O.O1.ppbo输入等考时钟怒化和对系统的维护弼试（不会导致替考时钟切换）过少,也会造成轴出相位扰动。系蜕输出扰动是有限的.取决于素蜕在较低层次可以接受的输入客限。例如.符合G.813
20、抵项1的时钟,其相位扰动中所允许的相位斜率和黑大相位误差被限制为1.S,昆大相位斜率为7.5PPm两个120ns相位误差段.其余部分的相位斜率为0.OSppme这些数字对应于G.825标准规定的输入抖动容眼，该标准描述了在SDH网络内对抖动和漂移的限制。当输出相位被扰动时.将相位误差的幅度和速率保持在标宸组织所建议的极限之内,可确保在端到端系统中对信号怒化迸行妥当处理,从而避开数据挨坏或丢失。例如,当系筑同步器进行参考时抻切帙时，例如输出相位误差位于规范要求之内，同步器就可实现“无间断”尊考时钟切换,指示存在第冲溺溢出或欠党.造成指针移动、位调整或滑动。（!-empirenews.page-结论网络同步和时钟产生是全部高速传输网络系统中电生要的部分.本文论述了时钟恶化的不同类型.主要是抖动和漂移。文章先具体论述了造成上述恶化的缘由.以及它们如何影响传输系蜕。对时仲子系统进行系统住设计和实现，将提芭整个系统的性能.降低误码率.易于集成.供应更湍的传输质量和我率。
