《数字电子技术复习题本科.doc》由会员分享，可在线阅读，更多相关《数字电子技术复习题本科.doc（16页珍藏版）》请在课桌文档上搜索。
1、数字电子技术复习题本科一、 简答题：1、 简述组合电路和时序电路各自的特点是什么？答：组合电路的特点：任何时刻电路的稳定输出,仅取决于该时刻各个输入变量的取值,组合电路是由门电路组合而成,没有输出到输入的反馈连接,也不含记忆性的元件； 时序电路的特点：在数字电路中,凡是任何时刻到来的稳态输出,不仅和该时刻的输入信号有关,还取决于电路原来的状态者,都叫做时序电路；时序电路中一定含有可存储电路状态的触发器；2、 举例说明三态门的特点？答：三态门是由普通门电路加上使能控制信号构成的,它的输出端除了有高、低电平两种逻辑状态以外,还有高阻状态。这样,三态门可以有更多的应用,如：可做多路开关、可用于信号的
2、双向传输、构成数据总线等。3、CMOS门电路与TTL门电路相比有些什么优点？请列举出三点？答：CMOS门电路与TTL门电路比较的优势有： 功耗低、电源电压围宽、抗干扰能力强、输入电阻高、扇出能力强等。4、简述触发器的基本性质？答： 具有两个稳定的状态,分别用二进制数码的1和0表示； 由一个稳态到另一稳态,必须有外界信号的触发。否则它将长期稳定在某个状态,即长期保持所记忆的信息； 具有两个输出端：原码输出Q和反码输出Q。一般用Q的状态表明触发器的状态。如外界信号使Q=Q,则破坏了触发器的状态,这种情况在实际运用中是不允许出现的。5、 什么是竞争冒险,消除它的基本方法有哪些？至少列举3种方法答：在
3、组合电路中,当输入信号改变状态时,输出端有可能出现虚假信号过渡干扰脉冲的现象,叫做竞争冒险；消除竞争冒险的基本方法有四种：引入封锁脉冲、引入选通脉冲、接入滤波电容、修改逻辑设计增加冗余项。二、判断题1、TTL与非门电路不用的输入管脚悬空时相当于接地； 2、一个触发器就是一个最简单的时序逻辑电路； 3、组合逻辑电路的特点是无论任何时候,输出信号都不仅取决于当时电路的输入信号,还取决于电路原来的状态； 4、一般来说TTL集成门的输入电阻比CMOS门电路的输入电阻大很多； 5、计数器的模和容量都是指的计数器所用的有效状态的数量； 6、三态门的特点是输出端除了有一般门电路的高低电平状态外,还可以有高阻
4、状态； 7、从理论上讲,可以用数据选择器实现任何组合逻辑电路； 8、同步时序电路和异步时序电路的根本区别是它们的输入信号不同； 判断题答案：1. 错,2. 对,3. 错,4.错,5. 对,6. 对,7. 对,8. 错；三、 计算题：1、 写出F1、F2和F3的最简与或表达式。1、答案：； 2、 写出下列表达式的最简与或式1； 234,约束条件：AB+AC=056,约束条件：AB+AC=02、解：1； 23456,约束条件：AB+AC=0教材例题：P53,例22例25四、画波形：假设起始状态都是0,画出下列各图中最后输出Q的波形,CP的波形如图所示： 解：a、b两图中的触发器都是CP的上升沿触发
5、,所以Q的波形为： 解：电路c图中的触发器是CP的下降沿触发,所以Q的波形为：Q的波形为： d解：电路d为一个CP上升沿触发的二四分频电路,其中Q的波形为：e解：电路eQ的波形为： 解：电路f中Q的波形为：电路g中Q的波形为：五、分析题：1、下面电路的逻辑功能,要求：写出时钟方程、驱动方程、状态方程,画出状态转换图；解：时钟方程：驱动方程：状态方程：画出状态转换表：状态转换图：2、 试分析下面电路的逻辑功能,要求：写出表达式,列出真值表,说明逻辑功能。解：由电路可写出表达式：可得真值表：上述电路在ABC三个变量中的2个以上为1时,输出为1,其余全为0。可作为一个三人表决电路。3、 分析下面电路
6、的逻辑功能,画出状态转换图；解：由于74LS161是异步清零,由电路可得其归零逻辑为：所以有：,则：N=10 即此电路为十进制加法计数器。 其状态转换图：4、 分析下面电路的逻辑功能,画出状态转换图；4、解：由于其归零逻辑为：, 而74LS161是同步置数,所以其,N=10即,此电路为一个10进制加法计数器。 其状态转换图：5、分析下面电路的逻辑功能解：Y1和Y2的真值表如下： 由真值表可知,这是一个全加器,Y1是和, Y2是进位教材例题：P150,例8P154,例9六、 设计题：1、 用一片74LS138和必要的门电路设计一个三输入表决电路。解：根据三人表决过程可得真值表：函数表达式为：用一
7、片74LS138实现上述函数的表达式：可画出连线图：2、 选用适当的数据选择器和反相器实现函数F= ,并画出连线图。解：对比4选1数据选择器的表达式：有：可画出连线图：3. 用JK触发器设计一个三分频电路,并画出其逻辑图。解：根据题意选择电路的状态为： 设：编码为：选择2个上升沿触发的JK触发器,并采用同步方案。 时钟方程为： 电路次态卡诺图： 可将它分解为2个卡诺图,从而求得次态方程： 对比JK触发器的特性方程： 可得驱动方程：逻辑电路图如下：4、用下降沿触发的JK触发器,设计一个同步二、四分频电路。解：选择2个下降沿触发的JK触发器,并采用同步方案。 时钟方程为： 电路次态卡诺图： 可将它
8、分解为2个卡诺图,从而求得次态方程： 对比JK触发器的特性方程： 可得驱动方程： 4分逻辑电路图如下： 时序图：略。 5、 已知74LS161为带异步清零、同步置数的4位二进制同步加法计数器。用74LS161设计一个十二进制的计数器,画出其逻辑电路图；解：若用74LS161的异步清零端实现,则要设计十二进制加法计数器,应该用求得其归零逻辑为：所以其逻辑图1为：6分4分或者,用74LS161的同步置数端实现,则要设计十二进制加法计数器。应该用求得其归零逻辑为：所以其逻辑图2为：6分4分6、 首先用门电路设计一个全加器电路,然后再用译码器和与非门实现,并画出逻辑电路图；解：根据题意,要实现全加器功能,所以其输入变量应含有两个相加位Ai,Bi和低位来的进位Ci-1。其输出应含有位的相加结果Si与本次相加是否向高位的进位Ci。由此,画出输入输出关系如下图：其真值表：2写出逻辑表达式。
