《51单片机原理.ppt》由会员分享，可在线阅读，更多相关《51单片机原理.ppt（72页珍藏版）》请在课桌文档上搜索。
1、2023/3/10,1,51单片机原理与应用,2023/3/10,2,主要内容：典型单片机（MCS-51,AT89C51）的性能，MCS-51内部结构、特点、工作方式、时序和最小应用系统。为后续学习AVR单片机应用系统设计、利用单片机解决工程实际问题打下坚实的基础。重点在于基本概念、组成原理、特点及MCS-51的最小应用系统，难点在于时序、ISP下载技术。,2023/3/10,3,预备知识：元器件实物图,单片机芯片AT89C51AT89S51AT89S52AT89C2051,2023/3/10,4,通信芯片MAX232CPE 时钟芯片 DS1302,2023/3/10,5,2023/3/10,
2、6,2023/3/10,7,EEPROM24C02温度传感器18B20,AD变换器0832,稳压片78L05,2023/3/10,8,2023/3/10,9,晶 振电阻和排电阻,2023/3/10,10,瓷片小电容,零压力插座,万用焊接板,仪器盒,2023/3/10,11,液晶字符显示屏液晶图形点阵显示屏,2023/3/10,12,拨动开关,2023/3/10,13,红外遥控用 发射接受一体管 继电器,2023/3/10,14,三极管,2023/3/10,15,各类接插件,2023/3/10,16,2023/3/10,17,2023/3/10,18,遥控组件,超声波发射接受头,2023/3/1
3、0,19,双路遥控组件,2023/3/10,20,88二极管点阵 八段数码管,2023/3/10,21,超声波发射和接收一体化机,2023/3/10,22,电子万年历,2023/3/10,23,单片机学习板,2023/3/10,24,单片机学习板,2023/3/10,25,1.1 MCS-51单片机硬件结构及引脚,MCS-51系列单片机都是以Intel公司最早的典型产品8051为核心，增加了一定的功能部件后构成的，因此，本章以8051为主介绍MCS-51系列单片机。1.1.1 MCS-51单片机的内部结构 MCS-51单片机的组成：CPU(进行运算、控制)、RAM(数据存储器)、ROM(程序存
4、储器）、I/O口(串口、并口）、内部总线 和中断系统等。组成框图如下：,2023/3/10,26,内部结构如下：,2023/3/10,27,组成：运算器、控制器。8051的CPU包含以下功能部件：（1）8位CPU。（2）布尔代数处理器，具有位寻址能力。（3）128B内部RAM数据存储器，21个专用寄存器。（4）4KB内部掩膜ROM程序存储器。（5）2个16位可编程定时器/计数器。（6）32个（48位）双向可独立寻址的I/O口。（7）1个全双工UART（异步串行通信口）。（8）5个中断源、两级中断优先级的中断控制器。（9）时钟电路，外接晶振和电容可产生1.2MHz12 MHz的时钟频率。（10）
5、外部程序/数据存储器寻址空间均为64KB。（11）111条指令，大部分为单字节指令。（12）单一+5V电源供电，双列直插40引脚DIP封装。,1.中央处理器（CPU）,2023/3/10,28,（1）运算器组成：8位算术逻辑运算单元ALU（Arithmetic Logic Unit）、8位累加器A（Accumulator）、8位寄存器B、程序状态字寄存器PSW（Program Status Word）、8位暂存寄存器TMP1和TMP2等。功能：完成算术运算和逻辑运算。（2）控制器组成：程序计数器PC（Program Counter）、指令寄存器IR（Instruction Register）、
6、指令译码器ID（Instruction Decoder）、堆栈指针SP、数据指针DPTR、定时控制逻辑和振荡器OSC等电路。功能：CPU根据PC中的地址将欲执行指令的指令码从存储器中取出，存放在IR中，ID对IR中的指令码进行译码，定时控制逻辑在OSC配合下对ID译码后的信号进行分时，以产生执行本条指令所需的全部信号。,2023/3/10,29,MCS-51系列单片机配置一览表,2023/3/10,30,2023/3/10,31,2.存储器,MCS-51的存储器可分为程序存储器和数据存储器,又有片内和片外之分。（1）程序存储器 一般将只读存储器（ROM）用做程序存储器。可寻址空间为64KB，用
7、于存放用户程序、数据和表格等信息。,MCS-51单片机按程序存储器可分为内部无ROM型（如8031）和内部有ROM型（如8051）两种，连接时 引脚 有区别。程序存储器结构如右图所示：,2023/3/10,32,（2）数据存储器,一般将随机存储器（RAM）用做数据存储器。可寻址空间为64KB。MCS-51数据存储器可分为片内和片外两部分。,片外RAM：最大范围：0000HFFFFH，64KB；用指令MOVX访问。片内RAM：最大范围：00HFFH，256B；用指令MOV访问。又分为两部分：低128B（007FH）为真正的RAM区，高128B（80FFH）为特殊功能寄存器（SFR）区。如右图所示
8、。,2023/3/10,33,内部RAM的20H2FH单元为位寻址区，既可作为一般单元用字节寻址，也可对它们的位进行寻址。位地址为00H7FH。CPU能直接寻址这些位（称MCS-51具有布尔处理功能），位地址分配如右表所示。,2023/3/10,34,3特殊功能寄存器(SFR）,MCS-51有21个特殊功能寄存器（也称为专用寄存器），包括算术运算寄存器、指针寄存器、I/O口锁存器、定时器/计数器、串行口、中断、状态、控制寄存器等，它们被离散地分布在内部RAM的80HFFH地址单元中（不包括PC），共占据了128个存储单元，构成了SFR存储块。其字节地址可被8整除的SFR可位寻址。SFR反映了M
9、CS-51单片机的运行状态。特殊功能寄存器分布如右表所示。,2023/3/10,35,（2）累加器A（Accumulator）累加器A是8位寄存器，又记做ACC，是一个最常用的专用寄存器。在算术/逻辑运算中用于存放操作数或结果。（3）寄存器B 寄存器B 是8位寄存器，是专门为乘除法指令设计的，也作通用寄存器用。,（1）程序计数器PC（Program Counter）程序计数器PC在物理上是独立的，它不属于SFR存储器块。PC是一个16位的计数器，专门用于存放CPU将要执行的指令 地址（即下一条指令的地址），寻址范围为64KB，PC有自动 加1功能，不可寻址，用户无法对它进行读写，但是可以通过
10、转移、调用、返回等指令改变其内容，以控制程序执行的顺序。,2023/3/10,36,（4）工作寄存器 内部RAM的工作寄存器区00H1FH共32个字节被均匀地分成四个组（区），每个组（区）有8个寄存器，分别用R0R7表示，称为工作寄存器或通用寄存器，其中，R0、R1还经常用于间接寻址的地址指针。在程序中通过程序状态字寄存器（PSW）第3、4位设置工作寄存器区。,（5）程序状态字PSW（Program Status Word）程序状态字PSW是8位寄存器，用于存放程序运行的状态信息，PSW中各位状态通常是在指令执行的过程中自动形成的，但也可以由用户根据需要采用传送指令加以改变。其定义格式如下页表
11、所示。,2023/3/10,37,其中：Cy：进借位标志；AC：辅助进借位标志；F0：用户标志；RS1、RS0：工作寄存器组（区）选择（如下表所示）；OV：溢出标志位，有溢出时置1；P：奇偶标志位。A中有奇数个1时置1。,2023/3/10,38,（6）数据指针DPTR（Data Pointer）数据指针DPTR是16位的专用寄存器，即可作为16位寄存器使用，也可作为两个独立的8位寄存器DPH（高8位）、DPL（低8位）使用。DPTR主要用作16位间址寄存器，访问程序存储器和片外数据寄存器。（7）堆栈指针SP（Stack Pointer）堆栈是一种数据结构，是内部RAM的一段区域。堆栈存取数据
12、的原则是“后进先出”。堆栈指针SP是一个8位寄存器，用于指示堆栈的栈顶，它决定了堆栈在内部RAM中的物理位置。MCS-51单片机的堆栈地址向大的方向变化（与微机堆栈地址向小的方向变化相反）。系统复位后，SP初值为07H，实际应用中通常根据需要在主程序开始处对堆栈指针SP进行初始化，一般设置SP为60H。设立堆栈的目的是用于数据的暂存，中断、子程序调用时断点和现场的保护与恢复。,2023/3/10,39,（8）I/O口专用寄存器（P0,P1,P2,P3）8051片内有4个8位并行I/O接口P0,P1,P2和P3，在SFR中相应有4个I/O口寄存器P0,P1,P2和P3。（9）定时器/计数器（TL
13、0,TH0,TL1和TH1）MCS-51单片机中有两个16位的定时器/计数器T0和T1，它们由4个8位寄存器（TL0,TH0,TL1和TH1）组成，2个16位定时器/计数器是完全独立的。可以单独对这4个寄存器进行寻址，但不能把T0和T1当做16位寄存器来使用。（10）串行数据缓冲器（SBUF）串行数据缓冲器SBUF用于存放需要发送和接收的数据，它由两个独立的寄存器组成（发送缓冲器和接收缓冲器），要发送和接收的操作其实都是对串行数据缓冲器SBUF进行的。（11）其他控制寄存器 除上述外，还有IP,IE,TCON,SCON和PCON等几个寄存器，主要用于中断、定时和串行口的控制，,2023/3/1
14、0,40,I/O接口是MCS-51单片机对外部实现控制和信息交换的必经之路，用于信息传送过程中的速度匹配和增加它的负载能力。8051内部有4个8位并行接口P0,P1,P2,P3，有1个全双工的可编程串行I/O接口。5定时器/计数器 8051内部有两个16位可编程序的定时器/计数器，均为二进制加1计数器，分别命名为T0和T1。T0和T1均有定时器和计数器两种工作模式。在定时器模式下，T0和T1的计数脉冲可以由单片机时钟脉冲经12分频后提供。在计数器模式下，T0和T1的计数脉冲可以从P3.4和P3.5引脚上输入。对T0和T1的控制由定时器方式选择寄存器TMOD和定时器控制寄存器TCON完成。,4I
15、/O接口,2023/3/10,41,6中断系统,中断：指CPU暂停原程序执行，转而为外部设备服务（执行中断服务程序），并在服务完后返回到原程序执行的过程。中断系统：指能够处理上述中断过程所需要的硬件电路。中断源：指能产生中断请求信号的源泉。8051可处理5个中断源（2个外部，3个内部）发出的中断请求，并可对其进行优先权处理。外部中断的请求信号可以从P3.2,P3.3（即 和）引脚上输入，有电平或边沿两种触发方式；内部中断源有3个，2个定时器/计数器中断源和1个串行口中断源。8051的中断系统主要由中断允许控制器IE和中断优先级控制器IP等电路组成。,2023/3/10,42,1.1.2 MCS
16、-51单片机外部引脚,1电源线 GND：接地引脚。VCC：正电源引脚。接5V电源。,MCS-51系列单片机中，各类单片机都是相互兼容的，只是引脚功能略有差异。8051单片机有40个引脚，分为端口线、电源线和控制线三类。,2端口线 P0P3口：48=32条。（1）P0口（P0.0P0.7）8位双向三态I/O口，可作为外部扩展时的数据总线/低8位地址总线的分时复用口。又可作为通用I/O口，每个引脚可驱动8个TTL负载。对EPROM型芯片（如8751）进行编程和校验时，P0口用于输入/输出数据。,2023/3/10,43,（2）P1口（P1.0P1.7）,8位准双向I/O口，内部具有上拉电阻，可作为
17、通用I/O口。每个引脚可驱动4个TTL负载。（3）P2口（P2.0P2.7）8位准双向I/O口，内部具有上拉电阻，可作为外部扩展时的高8位地址总线。又可作为通用I/O口，每个引脚可驱动4个TTL负载。对EPROM型芯片（如8751）进行编程和校验时，用来接收高8位地址。（4）P3口（P3.0P3.7）8位准双向I/O口，内部具有上拉电阻。它是双功能复用口，作为通用I/O口时，功能与P1口相同，常用第二功能。每个引脚可驱动4个TTL负载。作为第二功能使用时，各位的作用如下页表所示。,2023/3/10,44,双向口与准双向口,1：准双向一般只能用于数字输入输出，输入时为弱上拉状态（约50K上拉）
18、，端口只有两种状态：高或低。2：双向除用于数字输入输出外还可用于模拟输入输出，模拟输入时端口通过方向控制设置成为高阻输入状态。双向端口有三种状态：高、低或高阻。3：初始状态和复位状态下准双向口为1,双向口为高阻状态.有带些比较器的单片机,比较器的输入端只能做在双向口,不能做在准双向口.所以软件设计的第一步就是对 I/O 口的设置.标准51内核单片机的IO口，P0口则为双向三态输入输出口，P1P2P3是准双向IO口，没有方向控制，做输入时需要先往端口数据寄存器写1才行。,2023/3/10,45,3控制线（1）RST/VPD RST/VPD引脚是复位信号/备用电源线引脚。当8051通电时，在RS
19、T引脚上出现24个时钟周期以上的高电平，系统即初始复位。,2023/3/10,46,地址锁存允许/编程引脚。当访问外部程序存储器时，ALE的输出用于锁存地址的低位字节，以便P0口实现地址/数据复用。当不访问外部程序存储器时，ALE端将输出一个1/6时钟频率的正脉冲信号。ALE/是复用引脚，其第二功能是对EPROM型芯片（如8751）进行编程和校验时，此引脚传送52ms宽的负脉冲选通信号，程序计数器PC的16位地址数据将出现在P0和P2口上，外部程序存储器则把指令码放到P0口上，由CPU读入并执行。（3）/VPP 允许访问片外程序存储器/编程电源引脚。对于片内无程序存储器的MCS-51单片机（如
20、8031），必须接地。片内有程序存储器的MCS-51单片机（如8051），必须接高电平。/VPP是复用引脚，其第二功能是片内EPROM编程/校验时的电源线，在编程时，VPP脚需加上21V的编程电压。,（2）ALE/,2023/3/10,47,（4）XTAL1和XTAL2,XTAL1脚为片内振荡电路的输入端，XTAL2脚为片内振荡电路的输出端。8051的时钟有两种方式，一种是片内时钟振荡方式，但需在XTAL1和XTAL2脚外接石英晶体（频率为1.212MHz）和振荡电容，振荡电容的值一般取1030pF，典型值为30pF；另外一种是外部时钟方式，即将XTAL1接地，外部时钟信号从XTAL2脚输入，
21、如下图所示。,（5）,片外ROM选通线。在执行访问片外ROM的指令MOVC时，8051自动在 引脚产生一个负脉冲，用于对片外ROM的选通。其他情况下，该引脚均为高电平封锁状态。,2023/3/10,48,1.2 MCS-51单片机的工作方式,MCS-51系列单片机的工作方式可分为：复位方式、程序执行方式、单片执行方式、掉电保护方式、节电工作方式和EPROM编程/校验方式。1.2.1 复位方式 系统开始运行和重新启动靠复位电路来实现，这种工作方式为复位方式。单片机在开机时都需要复位，以便CPU及其他功能部件都处于一种确定的初始状态，并从这个状态开始工作。MCS-51单片机在RST引脚产生两个机器
22、周期（即24个时钟周期）以上的高电平即可实现复位。,2023/3/10,49,复位电路有两种：上电自动复位和上电/按键手动复位，如下图所示。,2023/3/10,50,复位后，8051的各特殊功能寄存器的初始状态如下表所示。,2023/3/10,51,1.2.2 程序执行方式,程序执行方式是单片机基本工作方式，可分为连续执行工作方式和单步执行工作方式。1连续执行工作方式 这是所有单片机都需要的一种方式。单片机复位后，PC值为0000H，因此单片机复位后立即转到0000H处执行程序。单片机按照程序事先编排的任务，自动连续地执行下去。2单步执行工作方式 这是用户调试程序的一种工作方式，在单片机开发
23、系统上有一专用的单步按键（或软件调试环境）。按一次，单片机就执行一条指令（仅仅执行一条），这样就可以逐条检查程序，发现问题进行修改。单步执行方式是利用单片机外部中断功能实现的。,2023/3/10,52,节电工作方式是一种低功耗的工作方式，可分为空闲（等待）方式和掉电（停机）方式。是针对CHMOS类芯片而设计的，HMOS型单片机不能工作在节电方式，但它有一种掉电保护功能。1HMOS单片机的掉电保护 当VCC突然掉电时，单片机通过中断将必须保护的数据送入内部RAM，备用电源VPD可以维持内部RAM中的数据不丢失。2CHMOS单片机的节电方式 CHMOS型单片机是一种低功耗器件，正常工作时电流为1
24、122mA，空闲状态时为1.75mA，掉电方式为550A。因此，CHMOS型单片机特别适用于低功耗应用场合，它的空闲方式和掉电方式都是由电源控制寄存器PCON中相应的位来控制。,1.2.3 节电方式,2023/3/10,53,（1）电源控制寄存器PCON,PCON各位的定义如下表所示。,IDL：空闲方式控制位，该位为1时，单片机进入空闲待机工作方式。PD：掉电方式控制位，为1时，单片机进入掉电工作方式。上面的IDL、PD同时为1，则进入掉电工作方式，同时为0，则工作在正常运行状态。GF0,GF1：空闲方式，用户可通过指令设定它们的状态。SMOD：为串行口波特率倍率控制位，用于串行通信。,202
25、3/3/10,54,（2）空闲工作方式,将IDL位置为1（用指令MOV PCON,#01H），则进入空闲工作方式，其内部控制电路如右图所示。此时，CPU进入空闲待机状态，中断系统、串行口、定时器/计数器，仍有时钟信号，仍继续工作。退出空闲状态有两种方法：一是中断退出，二是硬件复位退出。,（3）掉电工作方式,将PD置为1（用指令MOV PCON,#02H），可使单片机进入掉电工作方式。此时振荡器停振，只有片内的RAM和SFR中的数据保持不变，而包括中断系统在内的全部电路都将处于停止工作状态。退出掉电工作方式，只能采用硬件复位的方法。欲使8051从掉电方式退出后继续执行掉电前的程序，则必须在掉电前
26、预先把SFR中的内容保存到片内RAM中，并在掉电方式退出后恢复SFR掉电前的内容。,2023/3/10,55,1.2.4 编程和校验方式,编程和校验方式用于内部含有EPROM的单片机芯片（如8751），一般的单片机开发系统都提供实现这种方式的设备和功能。编程的主要操作是将原始程序、数据写入内部EPROM中。校验的主要操作是在向片内程序存储器EPROM写入信息时或写入信息后，可将片内EPROM的内容读出进行校验，以保证写入信息的正确性。,2023/3/10,56,1.3 单片机的时序,时序：CPU在执行指令时所需控制信号的时间顺序称为时序。时序是用定时单位来描述的，MCS-51的时序单位有四个，
27、分别是时钟周期（节拍）、状态、机器周期和指令周期。,1.3.1 MCS-51的时序单位,1.时钟周期：又称为振荡周期、节拍（用P表示），定义为单片机提供时钟信号的振荡源（OSC）的周期。它是时序中的最小单位。2.状态（用S表示）：单片机振荡脉冲经过二分频后即得到整个单片机工作系统的状态。一个状态有两个节拍，前半周期对应的节拍定义为P1，后半周期对应的节拍定义为P2。,2023/3/10,57,3.机器周期：通常将完成一个基本操作所需的时间称为机器周期。MCS-51中规定一个机器周期包含12个时钟周期，即有6个状态，分别表示为S1S6。若晶振为6MHz，则机器周期为2s，若晶振为12MHz，则机
28、器周期为1s。4.指令周期：执行一条指令所需要的时间称为指令周期。它是时序中的最大单位。一个指令周期通常含有14个机器周期。指令所包含的机器周期数决定了指令的运算速度，机器周期数越少的指令，其执行速度越快。以机器周期为单位，指令可分为单周期、双周期和四周期指令。,2023/3/10,58,1.3.2 MCS-51指令的取指/执行时序,指令的集合称为程序，执行程序的过程就是执行指令的过程。单片机执行任何一条指令时都可以分为取指阶段和执行阶段。在取指阶段，CPU从程序存储器中取出指令操作码，送指令寄存器，再经指令译码器译码，产生一系列控制信号，完成本指令规定的操作。单周期和双周期指令的取指时序图如
29、下页图所示。ALE信号是用于锁存低8位地址的选通信号，每出现一次该信号，单片机即进行一次读指令操作。当指令为多字节或多周期指令时，只有第一个ALE信号进行读指令操作，其余的ALE信号为无效操作（或读操作数操作）。,2023/3/10,59,2023/3/10,60,1.3.3 访问片外ROM/RAM指令的时序,1外部程序存储器读时序 从外部程序存储器读取指令，必须有两个信号进行控制：ALE信号和 信号（外部ROM读选通脉冲）。,2023/3/10,61,2外部数据存储器读时序 第一个机器周期是取指周期，是从ROM中读取指令数据，第二个机器周期才开始读取外部数据存储器RAM中的内容。有三个信号进
30、行控制：ALE信号、信号（外部ROM读选通脉冲）和 信号（外部RAM读选通脉冲）。,2023/3/10,62,ISP（In-SystemProgramming）技术,Lattice是ISP（在线可编程）技术的发明者(据说Lattice公司最早是由华人创办的），ISP技术极大的促进了PLD产品的发展。在系统编程ISP ISP（In-SystemProgramming）在系统可编程，指电路板上的空白器件可以编程写入最终用户代码，而不需要从电路板上取下器件，已经编程的器件也可以用ISP方式擦除或再编程。ISP技术是未来发展方向。,1.5 AT89S51的ISP下载线原理及其应用,2023/3/10,
31、63,ISP的工作原理ISP的工作原理比较简单，一般通用做法是内部的存储器可以由上位机的软件通过外部接口来进行改写。对于单片机来讲可以通过SPI或其它的串行接口接收上位机传来的数据并写入存储器中。所以即使我们将芯片焊接在电路板上，只要留出和上位机接口的这个串口，就可以实现芯片内部存储器的改写，而无须再取下芯片。ISP的优点ISP技术的优势是不需要编程器就可以进行单片机的实验和开发，单片机芯片可以直接焊接到电路板上，调试结束即成成品，免去了调试时由于频繁地插入取出芯片对芯片和电路板带来的不便。,2023/3/10,64,ISP没有正式形成标准，但是与JTAG的接口协议很相似，只是后者形成了标准。
32、ISP现在已经成为一种概念，它的提出改变了传统硬件系统开发的流程，大大方便了开发者，加快了开发速度。下载电缆就是一种使用计算机的并行端口通过软件的仿零点实现ATAG或ISP接口协议，访问可编程芯片的廉价工具。单片机的ISP接口通过MISO、MOSI、SCK三根信号线，以串行模式为系统提供了对MCU芯片的编程写入和读出功能。,2023/3/10,65,串行编程波形图如下：,2023/3/10,66,串行编程时序精确图如下：,2023/3/10,67,S51的P1口之第二功能（ISP功能）,2023/3/10,68,Flash存储器的串行下载电路图,2023/3/10,69,与微机并口的连接方法,2023/3/10,70,ISP下载线硬件设计,2023/3/10,71,面包板搭接的示例1,2023/3/10,72,实验板成品,
