《5计算机科学导论第五章计算机组成.pptx》由会员分享，可在线阅读，更多相关《5计算机科学导论第五章计算机组成.pptx（47页珍藏版）》请在课桌文档上搜索。
1、1,第5章,计算机组成(Computer Organization),2,列出计算机的三个子系统.描述中央处理单元（CPU）的作用.描述典型计算机中指令周期的三个阶段.描述主存和它的地址空间.区分主存和缓存.定义输入/输出子系统.理解子系统间的相互连接，列出各总线系统.描述输入/输出编址的不同方法.区分设计计算机体系结构的两种主要趋势.理解计算机如何使用官道改善吞吐量.理解并行处理是如何改善计算机吞吐量的.,教学目标,通过本章的学习，同学们应该能够:,3,5-1 引言 INTRODUCTION,计算机的组成部件可分为三大类：中央处理单元（CPU）、存储器和输入输出子系统,Figure 5.1
2、计算机硬件（子系统）,4,5-2 中央处理单元（CPU）Central Processing Unit,中央处理单元用于数据的运算。它由三个部分组成：算术逻辑单元（ALU）、控制单元和寄存器组。,5,5.2.1 算术逻辑单元,算术运算,算术逻辑单元（ALU）对数据进行算术、移位和逻辑运算。,移位运算,逻辑运算,整数、实数在算术层面的运算，有些运算能被更高效的硬件实现。,逻辑移位：用来对二进制位模式进行移位。算术移位：应用于整数，用于对整数乘2或除2。,非、与、或和异或。这些运算把输入数据作为二进制模式，运算的结果也是二进制位模式,6,5.2.2 寄存器（组）,数据寄存器（，Register X
3、）,寄存器是用来存放临时数据的高速独立的存储单元。CPU的运算离不开大量寄存器的使用。,指令寄存器（IR，Instruction Register）,程序计数器（PC，Program Counter）,数据寄存器（Register）用于保存运算过程中的中间结果，通常被命名为,计算机存储的不仅有数据，还有程序。CPU从内存中取出指令，并将指令存储在指令寄存器中，以便CPU解释执行。,程序计数器保存着当前正在执行的指令的地址，当指令执行完毕后，计数器将加1，即移动到下一条指令所在的地址。,7,5-3 主存储器 MAIN MEMORY,主存储器（主存）是计算机内第二个子系统，它是存储单元的集合，每个
4、存储单元都有唯一的标识，称为地址。数据以字的形式在内存中传入或传出。字可以是8位、16位、32位甚至64位，称为字长。,Figure 5.3 主存储器,8,5.3.1 地址空间,在存储器中存取每个字都需要相应的标识符，在硬件层次上每个字都是通过地址来标识，在存储器内所有独立的地址单元的总数称为地址空间。,9,Example 5.1,一台计算机有32MB内存，需要多少位来寻址内存中任意一字节？,解：内存地址空间为32MB，即*字节。也就是需要 log=25位来识别每一个字节。,Example 5.2,一台计算机有128MB内存，计算机字长为64位，需要多少位来寻址内存中任意一个单字？,解：内存地
5、址空间为128MB，即 字节。但字长64位，也就是单字为8字节，也就是有 个字，需要 log=24位来识别每一个单字。,10,5.3.2 存储器类型,存储器主要分为两种类型：RAM和ROM。,RAM（Random Access Memory）,随机存取存储器。在此设备中，可以使用存储单元地址来随机存取一个数据项，而不需要存取位于它前面的所有数据项。RAM可以读写，具有易失性，当系统断电后数据丢失。RAM又分为两大技术：（1）SRAM，Static RAM静态RAM，使用触发器门电路来保存数据，数据始终存在，不需要刷新，速度快，价格昂贵（高速缓存）。（2）DRAM，Dynamic RAM动态RA
6、M，使用电容器，由于电容会随时间放电，所以内存单元需要周期性刷新，速度慢，价格便宜,11,ROM（Read-Only Memory）,只读存储器的内容由硬件制造商写入（如固件），用户只能读取但不能写入，具有非易失性。,PROM（Programmable ROM）,可编程只读存储器，该存储器出厂时为空白，可以借助特殊设备向存储器写入程序，一旦写入便不可重写。,EPROM（Erasable PROM）,可擦除可编程只读存储器，可以对其进行编程，需要一种可以发出紫外光的特殊仪器进行擦写，需要擦除后重装。,EEPROM（Electricity EPROM）,电可擦除可编程只读存储器，它的擦除和编程用电
7、子脉冲即可，无须从计算机拆下来。,12,5.3.3 存储器层次结构,Figure 5.4 存储器层次,13,5.3.4 高速缓冲存储器,高速缓冲存储器的存取速度比主存快，但是比CPU内部的寄存器慢。,缓存（Cache）,程序指令和数据在内存中往往是连续的，并且有些指令和数据需要重复使用。引入缓存，使缓存中存储CPU经常用到的指令或数据,14,高速缓冲存储器在任何时间都含有主存中一部分内容的副本，当CPU要存取内存中的一个字的时候，按照一下步骤进行：（1）CPU首先检查高速缓冲存储器；（2）如果要存取的字存在，则CPU将它复制；如果不存在，CPU将从主存中复制一份需要读取的字开始的数据块，该数据
8、块将覆盖高速缓存中的内容。（3）CPU存取高速缓冲存储器并复制该字。,原理：读取时，如果该字在缓存内，则直接读取；如果不在，则字和字后续的一些数据块会被写入缓存，因为CPU有很大的可能性在下次读取时读取该字或后续字，所以高速缓存会大大提高处理速度。,15,5-4 输入/输出子系统 I/O Subsystem,输入/输出子系统是计算机内第三个子系统，它是一系列设备的集合。输入/输出设备可以分为两大类：非存储设备和存储设备。,5.4.1 非存储设备,非存储设备使CPU可以与外界通信，但它们不能存储信息。如键盘和监视器、扫描仪和打印机等。,16,5.4.2 存储设备,存储设备的存储信息不易丢失，通常
9、分为磁介质和光介质两种。,磁介质存储设备,（1）磁盘磁盘由若干张磁片组成，每个磁片均有磁头进行数据的读写。磁盘是随机存取设备,17,磁介质存储设备,（2）磁带磁带常见的是用一种厚磁膜封装的半英寸塑料磁带。磁带是顺序存取设备，没有寻址装置来读取任意块。,18,光存储设备,光存储设备使用激光技术来存储和读取数据。CD技术稍作改进后用于存储计算机上的信息。,（1）CD-ROM（只读光盘）P70,19,光存储设备,（2）CD-R（可刻录光盘）允许用户一次写入，多次读取。P71,Figure 5.10 制作CD-R,20,光存储设备,（3）CD-RW（可重写光盘）允许用户擦除已写入的数据。P72,Fig
10、ure 5.11 制作CD-RW,21,5-5 子系统的互连 Subsystem Interconnection,5.5.1 CPU和存储器的连接,通常由称为总线的三组线路连接在一起，分别是：数据总线、地址总线和控制总线。,Figure 5.12 总线,22,数据总线,数据总线每根线传输1位数据，线的数量取决于计算机字长。,地址总线,地址总线允许访问存储器的某个字，线的数量取决于存储器空间大小。,控制总线,控制总线负责在CPU与内存之间传送信息，线的数量取决于计算机控制命令的数量。,23,5.5.2 I/O设备的连接,I/O设备差异导致无法直接与系统总线相连，所以需要一种中介来处理这种差异：I
11、/O控制器或接口。控制器或接口又分为串行和并行。,Figure 5.12 I/O设备与总线的连接,24,USB（通用串行总线）,USB使用4根线，两根线（+5V和地）用于为低压设备供电，另外两根以双绞的形式传送数据等信息。,25,5.5.3 I/O设备的寻址,在此种模式下，读写内存的指令与读写I/O设备的指令是完全不同的。,I/O独立寻址,Figure 5.12 I/O独立寻址,26,在此种模式下，操作内存与I/O设备使用的是同一套指令。该模式将I/O控制器中每个寄存器都看作存储器的一个存储单元，这样将寄存器映射成像存储器一样的地址。可以减少指令集但是占用内存地址。,I/O存储器映射寻址,27
12、,5-6 程序执行 Program Execution,5.6.1 机器周期,CPU利用重复的机器周期来执行程序中的指令。简要步骤为：取指令译码执行,Figure 5.19 机器周期,28,（1）取指令在取指令阶段，控制单元命令系统将下一条即将执行的指令复制到IR中，该指令的地址被保存在PC中。复制完成后，PC自动加1（指向下一地址）（2）译码指令被复制到IR中后，该指令由控制单元译码，产生系统可执行的二进制代码。（3）执行控制单元将译码后的指令传送至相关部件，执行相关操作。,29,5.6.2 输入/输出操作,由于I/O设备比CPU慢得多，因此在传输I/O设备数据时，CPU的相关操作需要与I/
13、O设备同步。,程序控制输入/输出,采用最简单的模式：CPU等待I/O设备当CPU遇到I/O操作时，它就会停止当前工作直至传输完毕。,30,中断控制输入/输出,该模式下，CPU先告知I/O设备即将进行数据传输，但CPU并不会等待，而是在设备准备完成前去做其他事情，当设备准备完成后，中断CPU，开始数据传输。,31,直接存储器存取（DMA，Direct Memory Access）,该模式用于在高速I/O设备间传输大量的数据块。如磁盘与内存间的数据传输（无需CPU参与传输）。DMA控制器承担了CPU的部分任务。,32,Figure 5.23 DMA I/O,33,5-7 不同的体系结构 Diffe
14、rent Architectures,5.7.3 流水线,控制单元可以同时执行多个阶段，下一条指令可以在前一指令完成前开始。,Figure 5.24 流水线,34,5.7.4 并行处理,现代计算机可以拥有多个控制单元、多个ALU和多个内存单元，这就是并行处理思想。Flynn提出并行处理可能发生在数据流或者指令流。并行处理技术主要涉及4类（从数据处理层面）：,Figure 5.25 计算机组织的分类,35,SISD（单指令流，单数据流）,计算机的控制单元、ALU和内存单元各1个，指令被顺序执行，每条指令可以存取数据流中的一个或者多个数据项（如5.8简单计算机）。,36,SIMD（单指令流，多数据
15、流）,计算机有1个控制单元、多个处理单元和1个内存单元，所有处理单元从控制单元接收相同指令，但在不同的数据项上操作。,37,MISD（多指令流，单数据流）,多个指令流的多个指令作用于相同的数据项。该组织概念如下，但从未被实现过。,38,MIMD（多指令流，多数据流）,多个指令流的多个指令作用于多个数据流，每条指令作用于一个数据项。在这种体系结构中，可以同时执行多个任务。,39,5-8 简单计算机 A Simple Computer,引入一台简单计算机（SISD），有三个组成部分：CPU、存储器和I/O子系统。,40,5.8.4 指令集,该计算机具有16条指令集合的能力，每条计算机指令由操作码和
16、操作数构成。指令由16位构成（IR）,41,Figure 5.32:Status of cycle 1,1.42,Figure 5.33:Status of cycle 2,1.43,Figure 5.34:Status of cycle 3,1.44,Figure 5.35:Status of cycle 4,1.45,Figure 5.36:Status of cycle 5,1.46,47,计算机组成分成三大类（子系统）：CPU、存储器和I/O子系统CPU包含三部分：算术逻辑单元、控制单元和寄存器组主存的每一个单元的标识符称为地址，以字的方式传输，有两种内存：随机存取存储器（RAM）和只读存储器（ROM）I/O设备分为两大类：非存储设备和存储设备CPU和内存通常通过总线连接：数据总线、地址总线和控制总线I/O设备通过I/O控制器或接口与系统总线相连，如SCSI、USBI/O设备的寻址方式：I/O独立寻址和I/O存储器映射寻址CPU简化的机器周期：取指令、译码和执行CPU与I/O设备同步方法：程序控制、中断控制和DMA提高吞吐量的技术：流水线和并行处理并行技术4种体系：SISD、SIMD、MISD和MIMD,小结,
