《第4章存储器1.ppt》由会员分享，可在线阅读，更多相关《第4章存储器1.ppt（63页珍藏版）》请在课桌文档上搜索。
1、第4章 存储器,4.1 存储器的概念、分类和要素 4.2 随机读写存储器（RAM）4.3 只读存储器（ROM）4.4 CPU与存储器的连接 4.5 IBM-PC/XT中的存储器，扩展存储器及其管理,本章学习目标,l掌握半导体存储器的分类、组成及组成部件的作用及工作原理、读/写操作的基本过程。l掌握SRAM、DRAM芯片的组成特点、工作过程、典型芯片的引脚信号、了解DRAM刷新的基本概念。l掌握半导体存储器的主要技术指标、芯片的扩充、CPU与半导体存储器间的连接。l了解Cache的基本概念、特点、在系统中的位置。,4.1 存储器的概念、分类和要素,4.1.1 简介4.1.2 半导体存储器的分类4
2、.1.3 选择存储器件的考虑因素,返回本章首页,4.1.1 简介,存储器就是用来存储程序和数据的，程序和数据都是信息的表现形式。按照存取速度和用途可把存储器分为两大类：内存储器（简称内存，又称主存储器）和外存储器。存储器的容量越大，记忆的信息也就越多，计算机的功能也就越强。,图4-1 存储器的逻辑结构示意图,返回本节,4.1.2 半导体存储器的分类,1RAM的种类：在RAM中，按工艺可分为双极型和MOS型两大类。用MOS器件构成的RAM，可分为静态RAM和动态RAM两种。2ROM的种类：1）掩膜ROM；2）可编程的只读存储器PROM；3）可擦除的EPROM；4）电擦除的PROM；5）快速擦写存
3、储器Flash Memory 又称快闪存储器,图4-2 半导体存储器的分类,返回本节,4.1.3 选择存储器件的考虑因素,（1）易失性（2）只读性（3）位容量（4）功耗（5）速度（6）价格（7）可靠性,返回本节,4.2 随机读写存储器（RAM）,4.2.1 静态RAM4.2.2 动态RAM 4.2.3 几种新型的RAM 技术及芯片类型,返回本章首页,4.2.1 静态RAM,1基本存储电路单元（六管静态存储电路）,图4-3 基本存储电路单元,图4-4 六管基本存储电路单元,2静态RAM的结构,图4-5 典型的RAM的示意图,3SRAM芯片实例常用典型的SRAM芯片有6116、6264、62256
4、等。,图4-6 6116引脚,图4-7 6264引脚,返回本节,4.2.2 动态RAM,1动态RAM的存储单元（单管动态存储电路）,图4-8 单管动态存储电路,2动态RAM实例,图4-9 2164引脚,图4-10 2164内部结构示意图,返回本节,4.2.3 几种新型的RAM 技术及芯片类型,1ECC RAM2EDO RAM和突发模式 RAM3同步RAM（Synchronous RAM，简称SDRAM）4高速缓冲存储器RAM5RAMBUS内存6DDRSDRAM7Virtual Channel Memory（VCM）8SLDRAM（SynchnonousLinkDRAM）,返回本节,4.3 只读
5、存储器（ROM）,4.3.1 掩膜ROM4.3.2 可擦除可编程的ROM（EPROM）4.3.3 电可擦可编程ROM(EEROM),返回本章首页,4.3.1 掩膜ROM,1MOS ROM电路,图4-11 单译码结构电路,图4-12 复合译码结构电路,表4-1 掩膜ROM的内容,位,2双极型ROM电路 双极型ROM速度比MOS ROM的速度要快，它的取数时间约为几十纳秒。因此，双极型ROM适用于对速度要求较高的应用场合。双极型ROM包括两部分：ROM的基本部分；读取控制部分。,返回本节,4.3.2 可擦除可编程的ROM（EPROM）,1基本存储电路,图4-13 EPROM的结构示意图,2EPRO
6、M实例,图4-14 2716引脚,返回本节,4.3.3 电可擦可编程ROM(EEROM),1Intel 2817的基本特点,图4-15 2817A引脚,2Intel 2817的工作方式,表4-2 Intel 2817的工作方式,返回本节,4.4 CPU与存储器的连接,4.4.1 CPU与存储器的连接时应注意的问题4.4.2 存储器片选信号的产生方式和译码电路4.4.3 CPU（8088系列）与存储器的连接,返回本章首页,4.4.1 CPU与存储器的连接时应注意的问题,1CPU总线的带负载能力2存储器的组织、地址分配与片选问题3CPU的时序与存储器的存取速度之间的配合,返回本节,4.4.2 存储
7、器片选信号的产生方式和译码电路,1片选信号的产生方式（1）线选方式（线选法）（2）局部译码选择方式（部分译码法）（3）全局译码选择方式（全译码法）,2存储地址译码电路74LS138经常用来作为存储器的译码电路。,图4-16 74LS138引脚,表4-3 74LS138的真值,返回本节,4.4.3 CPU（8088系列）与存储器的连接,11KB RAM与CPU的连接（1）计算出所需的芯片数。（2）构成数据总线所需的位数和系统所需的容量。（3）控制线，数据线，地址线对应相连。,图4-17 用10241位的芯片组成1K RAM的方框图,图4-18 用2564位的芯片组成1K RAM的方框图,24KB
8、 RAM的连接（1）计算出所需的芯片数（2）构成数据总线所需的位数和系统所需的容量（3）控制线，数据线，地址线的连接：有线选方式、局部译码选择方式和全局译码选择方式之分。,表4-4 线选方式地址分布,图4-19 用2114芯片组成4K RAM线选控制译码结构图,A9,A0,D7,D,0,A9,A0,CS,2114,WE,D3,D0,A9,A0,D7,D0,A9,A0,CS,2114,WE,D3,D0,A9,A0,D7,D0,A9,A0,CS,2114,WE,D3,D0,A9,A0,D7,D0,A9,A0,CS,2114,WE,D3,D0,A13,A12,A11,A10,A9,A0,D7,D0,
9、WE,RD,图4-20 用2114芯片组成4K RAM局部译码结构图,A9,A0,D7,D0,A9,A0,CS,2114,WE,D3,D0,译,码,器,A9,A0,D7,D0,A9,A0,CS,2114,WE,D3,D0,A9,A0,D7,D0,A9,A0,CS,2114,WE,D3,D0,A9,A0,D7,D0,A9,A0,CS,2114,WE,D7,D0,A9,A0,D7,D0,A9,A0,CS,2114,WE,D3,D0,A15,A12,A11,A10,A9,A0,IO/M,CPU,WE,D7,D0,图4-21 用2114芯片组成4K RAM全局译码结构图,A9,A0,D7,D0,A9,
10、A0,CS,2114,WE,D3,D0,6,：,64,译,码,器,A9,A0,D7,D0,A9,A0,CS,2114,WE,D3,D0,A9,A0,D7,D0,A9,A0,CS,2114,WE,D3,D0,A9,A0,D7,D0,A9,A0,CS,2114,WE,D7,D0,A9,A0,D7,D0,A9,A0,CS,2114,WE,D7,D0,A9,A0,D7,D0,A9,A0,CS,2114,WE,D3,D0,A15,A10,A9,A0,IO/M,CPU,WE,D7,D0,返回本节,4.5 IBM-PC/XT中的存储器，扩展存储器及其管理,4.5.1 存储空间的分配4.5.2 ROM子系统4
11、.5.3 RAM子系统 4.5.4 寻址范围4.5.4 寻址范围4.5.5 存储器的管理4.5.6 高速缓存器Cache,返回本章首页,4.5.1 存储空间的分配,图4-22 IBM PC/XT存储空间的分配,返回本节,4.5.2 ROM子系统,其功能为：DOS 引导程序；硬件中断管理程序；系统配置分析程序；系统冷启动，热启动和自测试；字符图形发生器；,图4-23 系统板上的ROM电路,表4-5 ROM子系统中译码器管理的存储器地址,返回本节,4.5.3 RAM子系统 4.5.4 寻址范围,由RAM芯片组，片选译码器，数据收发器，地址多路器，DRAM刷新逻辑以及奇偶校验逻辑组成。片选译码电路用
12、来产生和以及控制地址多路器的选通。,图4-24 IBM-PC/XT的读写存储器子系统的组成框图,返回本节,4.5.4 寻址范围,表4-6 不同CPU的寻址范围,返回本节,4.5.5 存储器的管理,1实地址方式 实地址方式是8028680486最基本的工作方式，寻址范围只能在1MB范围内，故不能管理和使用扩展存储器。它在复位时，启动地址为FFFF0H，在此安装一个跳转指令，进入上电自检和自举程序。,2虚地址保护方式（1）存储器管理机制：80386先使用段机制，把包含两个部分的虚拟地址空间转化为一个中间地址空间的地址，然后再用分页机制把线性地址转化为物理地址（2）分段分页机制：是所管理的存储器块具
13、有固定的大小它把线性地址空间中的任一页映射到物理空间的一页。,（3）保护：第一是保护操作系统的存储段和其专用处理寄存器不被应用程序所破坏；第二是为每一个任务分配不同的虚地址空间，从而使不同任务之间完全隔离，实现任务的保护。（4）虚拟存储器的概念：由存储器管理机制以及一个大容量的快速硬盘存储器或光盘支持。,3虚拟8086方式 支持存储管理、保护及多任务环境中执行8086程序，创建一个在虚拟8086方式下执行8086程序的任务，可以使CPU同时执行三个任务：以32位虚地址保护方式执行第一个任务的80386程序；以16位虚地址保护方式执行第二个任务的80286程序；以虚拟8086方式执行第三个任务的
14、8086程序。,返回本节,4.5.6 高速缓存器Cache,当CPU进行第一次访问时，也把数据存到高速缓存区。之后，当CPU再次访问这一区域时，CPU就可以直接访问高速缓存区，而不需要再去访问低速主存储器。由于高速缓存器容量远小于低速大容量主存储器，所以它不可能包含后者的所有信息。高速缓存器设计的目标就是使CPU访问尽可能在高速缓存器中进行。,返回本节,THANK YOU VERY MUCH！,本章到此结束，谢谢您的光临！,返回本章首页,结 束放映,地址寄存器,地址译码器,存储体,读写电路,I/O缓冲器,控制电路,.,.,WE,CS,AB,DB,/RD,/Y0/Y1/Y2/Y3/Y4/Y5/Y
15、6/Y7,D7D0,A12A0,ABC,/G2A/G2BG1,A13A14A15,A16,A17A18A19,n位,共2n个单元划分为相等的2m块每块2r个单元,主M,p位,共2p个单元划分为相等的2c块每块2r个单元,Cache,n位,主M,p位,Cache,n位,主M,p位,Cache,CAM(存g),0组,组,g-1组,gcr地址,主M,Cache,主M,Cache,CPU,AB地址线n=m+r位,主MCache地址变换机构,命中?,Y,Cache地址,可装入?,N,Cache替换机构,Y,N,DB数据线,CPU送出地址(m+r位),主存Cache地址变换,命中?,Cache地址(c+r位),访问CacheCacheCPU,可装入?,主MCache主MCPU,Y,N,Cache替换的块主M 主MCache主MCPU,Y,N,
