《第7章半导体存储器.ppt》由会员分享，可在线阅读，更多相关《第7章半导体存储器.ppt（49页珍藏版）》请在课桌文档上搜索。
1、,第7章半导体存储器和可编程逻辑器件,7.1 半导体存储器,7.1.1 半导体存储器的类型、特点和技术指标 按制造工艺来分，半导体存储器分为双极性和MOS型存储器。按存取方式分，半导体存储器可以分为顺序存取存储器、只读存储器和随机存取存储器3类。,顺序存取存储器(Sequential Access Memory，SAM)：具有“先入先出”(FIFO)或“先入后出”(FILO)的特点。,只读存储器(Read Only Memory，ROM)：信息被事先固化到存储器内,可以长期保留，断电也不丢失。在正常运行时，只能读出信息，不能写入。只读存储器中又可分为固定ROM、可编程ROM。,可编程ROM又可
2、分为PROM(Programmable Read Only Memory),EPROM(Erasable Programmable Read Only Memory Read),EEPROM(Electrically Erasable Programmable Read Only Memory Read)和快闪存储器(Flash Memory)几种类型。,随机存取存储器(Random Access Memory，RAM)：可在任何时刻随机地对任意一个单元直接存取信息。是一种易失性存储器，如果断电，则存储数据丢失。可分为静态存取存储器(SRAM)和动态存取存储器(DRAM)。,半导体存储器的性能
3、可由存储容量和存取时间这两个技术指标来衡量。存储容量就是该存储器基本存储单元的总数。一个有1024个基本存储单元的存储器，其存储容量为1K(1K=1024bit)。,存储器的存取时间一般用读(写)周期来描述，连续两次读(写)操作所间隔的最短时间称为读(或写)周期。,7.1.2 顺序存储器(SAM)图7-1 动态CMOS移存单元,图7-3(a)所示为10241位SAM原理图。,图7-2 1024位动态移存器,为先入先出型顺序存取存储器，简称FIFO(FirstInFirstOut)型SAM。利用双向动态移存器还可构成先入后出型顺序存取存储器，简称FILO(FirstInLastOut)型SAM，
4、如图7-3(b)所示。,7.1.3 只读存储器(ROM)ROM主要由地址译码器、存储矩阵和输出缓冲器3部分组成，其基本结构如图74所示。,每一条译码输出线Wi称为“字线”，每当给定一个输入地址时，只有一条输出字线Wi有效，该字线可以在存储矩阵中找到一个相应的“字”，并将字中的m位信息Dm-1D0送至输出缓冲器。存储矩阵中的“字”个数称为“字数”，读出Dm-1D0的每条数据输出线Di也称为“位线”,存储器的容量用存储单元的数目来表示，写成“字数乘位数”的形式。有2n个字，字长为m，2nm位。,图7-5所示为具有两位地址输入和4位数据输出的ROM结构图,4.ROM在组合逻辑设计中的应用,表7-1所
5、示,图中“”表示固定连接。图中“”表示编程连接。,从组合逻辑结构来看，ROM中的与阵列形成输入变量的所有最小项，即每一条字线对应输入地址变量的一个最小项；或阵列相当于由ROM实现的逻辑函数的真值表。字线与位线的交点“”表示1(无交点表示0)，位线表示输出函数。,PROM实现组合逻辑函数一般按以下步骤进行。(1)将输入变量作为地址输入变量，字线W0Wn 与最小项相对应，绘出与阵列。,2-1,(2)位线作为逻辑函数的输出。根据函数的最小项表达式列出真值表。(3)由真值表对照绘出或阵列。在或阵列中，输入变量取值组合(最小项)由字线表示，函数由位线表示。1由字线与位线的交点表示。,【例7-1】用PRO
6、M设计一个4位二进制码转换为格雷码的代码转换电路。,表 7-2 二进制码转换为格雷码的真值表,输出函数的最小项之和式为：,用PROM实现码组转换的阵列图及逻辑符号图分别如图7-10所示，其中与门、或门从略。,7.1.4 随机存储器(RAM)随机存储器也称随机存取存储器或随机读/写存储器，简称RAM。RAM工作时可以随时从任何一个指定的地址读、写信息。RAM主要由地址译码器、存储矩阵和读/写控制电路3部分组成，结构如图7-11所示。,地址译码器一般都分成行地址译码器和列地址译码器两部分，行地址译码器将输入地址代码的若干位A1Ai译成某一条字线有效，从存储矩阵中选中一行存储单元；列地址译码器将输入
7、地址代码的其余若干位Ai+1An-1译成某一根输出线有效，从字线选中的一行存储单元中再选中一位（或n位)。,总之经行、列地址译码器译码，使相应的存储单元与读/写电路和I/O(输入/输出端)接通，以便对这些单元进行读/写操作。,读/写控制电路用于对电路的工作状态进行控制。CS称为片选信号，当CS=0时，RAM工作，CS=1时，所有I/O端均为高阻状态，不能对RAM进行读/写操作。R/W称为读/写控制信号，R/W=1时，执行读操作，将存储单元中的信息送到I/O端上；当R/W=0时，执行写操作，加到I/O端上的数据被写入存储单元中。,1.静态随机存储器(SRAM)2.动态随机存储器(DRAM),3.
8、随机存储器容量的扩展 在实际应用中，当一片RAM的容量不能满足设计要求时，往往需要用若干片RAM连接成容量更大的存储系统。扩大容量的方法分为位扩展和字扩展两种。,存储器芯片的字长多数为1位、4位、8位等。当实际的存储系统的字长超过存储器芯片的字长时，需要进行位扩展。,位扩展可以利用芯片的并联方式实现，图7-14所示为两片 1K8 位的RAM扩展为1K16 位的存储系统结构图。,图中两片RAM的所有地址线、R/W，CS分别对应并接在一起，第1片的I/O端作为整个RAM的I/O端的低8位，第2片的I/O端作为整个RAM的I/O端的高8位。,如果一片RAM中的字长够用，但字数不够时，可用字数扩展方法。字数扩展利用译码器控制RAM片选输入端来实现。,图7-15所示为字扩展方式将4片2568 位的RAM扩展为10248 位RAM的系统框图。图中译码器的输入是系统的高位地址A9A8，其输出是各片RAM的片选信号。,若A9A8=00，则RAM(1)的CS=0，该芯片工作，其余各片RAM的CS均为1，I/O口为高阻。,因此可以通过数据总线读写RAM(1)的信息，读写内容由低位地址A7A0决定。显然，4片RAM轮流工作，任何时候，只有一片RAM处于工作状态，整个系统字数扩大了4倍，而字长仍为8位。,
