《电子技术综合实验课程设计-智力竞赛抢答器设计.docx》由会员分享，可在线阅读，更多相关《电子技术综合实验课程设计-智力竞赛抢答器设计.docx（18页珍藏版）》请在课桌文档上搜索。
1、华州之力士学课程设计（综合实验）报告（20122013年度第一学期）名称：电子技术综合实验题目：智力竞赛抢答器设计院系：电气与电子工程学院班级：通信1103学号：Ill0321学生姓名：指导教师：设计周数：1周成绩：日期：2014年1月2日目录一、课程设计（综合实验）的目的与要求4二、设计框图及电路系统概述42.1 设计框图42.2 系统概述4三、各单元电路的设计方案及原理说明、参数计算43.1 主持人操控台43.2 计时器：53.3 抢答电路63.4 分数控制电路（需要六个）73.5 使用到的片子：8四、调试过程及结果分析114.1 加法、减法器114.2 倒计时器为零后无法抢答124.3
2、关于电路的初始化124.4 关于片子的选择134.5 正确抢答时13五、设计、安装及调试中的体会135.1 设计135.2 安装135.3 调试145.4 总结14六、参考文献14附录（设计流程图、程序、表格、数据等）14流程图14子电路15总电路（见大页附录）16电子技术综合实验任务书一、目的与要求1 .目的1.1 综合实验是教学中必不可少的重要环节，通过课程设计巩固、深化和扩展学生的理论知识与初步的专业技能，提高综合运用知识的能力，逐步增强实际工程训练。1.2 注重培养学生正确的设计思想，掌握综合实验的主要内容、步骤和方法。1 .3培养学生获取信息和综合处理信息的能力、文字和语言表达能力以
3、及协作工作能力。1.4提高学生运用所学的理论知识和技能解决实际问题的能力及其基本工程素质。2 .要求2.1 能够根据设计任务和指标要求，综合运用电子技术课程中所学到的理论知识与实践技能独立完成一个设计课题。2.2 根据课题需要选择参考书籍，查阅手册、图表等有关文献资料。要求通过独立思考、深入钻研课程设计中所遇到的问题，培养自己分析、解决问题的能力。2.3 3进一步熟悉常用电子器件的类型和特性，掌握合理选用的原则。2. 4学会电子电路的安装与调试技能，掌握常用仪器设备的正确使用方法。利用“观察、判断、实验、再判断”的基本方法，解决实验中出现的问题。3. 5学会撰写综合实验总结报告。4. 6通过综
4、合实验，逐步形成严肃认真、一丝不苟、实事求是的工作作风和科学态度，培养学生树立一定的生产观点、经济观点和全局观点。要求学生在设计过程中，坚持勤俭节约的原则，从现有条件出发，力争少损坏元件。2.7在综合实验过程中，要做到爱护公物、遵守纪律、团结协作、注意安全。二、主要内容共有8个既有学习价值又有一定的实用性和趣味性的设计课题，学生根据自身情况自由选择其中之一。1 .移位寄存器型彩灯控制器2 .智力竞赛抢答器3 .电子拔河游戏机4 .交通信号灯控制器5 .数字电子钟6 .电子密码锁7 .电子秒表8 .数字电子钟（硬件）三、进度计划序号设计（实验）内容完成时间备注1设计内容讲解、学习资料查找方法半天
5、2发放材料、清点材料、熟悉各种元器件半天3查找资料、设计电路、绘制总体电路草图1天4电路组装并调试或在MUltiSiln上绘制电路图、仿真并调试2天5验收、撰写实验报告1天四、设计（实验）成果要求L学生根据所选课题的任务、要求和条件进行总体方案的设计，通过论证与选择，确定总体方案；然后对方案中单元电路进行选择和设计计算；最后画出总体电路图。9 .预设计经指导教师审查通过后，学生即可向实验室领取所需元器件等材料，在面包板上组装、调试电路，使之达到设计指标要求。10 在MUItiSiln软件平台上学生可直接设计、仿真和实现，直至达到设计要求。五、考核方式综合以下指标评定课程设计总成绩：优、良、中、
6、及格和不及格。1 .设计方案的正确性与合理性；2 .实验动手能力（安装工艺水平、调试中分析解决问题的能力以及创新精神等）；3 .总结报告；4 .答辩情况（课题的论述和回答问题的情况）；5 .设计过程中的学习态度、工作作风和科学精学生姓名：指导教师：年月日一、课程设计（综合实验）的目的与要求1、设计制作一个可容纳六组参赛队的智力竞赛抢答器，每组设置一个抢答按钮供抢答者使用。设置一个“系统复位”按钮和一个“抢答开始命令”按钮供主持人使用2、电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出“抢答开始命令”后，若参赛者按下抢答按钮，就显示最先抢答者的组号，指示抢答有效，并以声音警示。若系
7、统复位但未发“抢答开始命令”，参赛者就按下抢答按钮，也显示抢答者的组号，但指示抢答无效，并以声音警示。要求确定第一个输入的抢答信号，并保持该信号不变，同时使后输入的信号无效。3、在发出“抢答开始命令”后开始计时，经过规定的抢答时间后若没有人抢答，就发出“抢答时间到”信号，以声光警示，并锁定输入电路使各路抢答信号无法再输入。4、设置计分电路，开始时每组预置为100分或其它，答对一次加10分，答错减10分。二、设计框图及电路系统概述2.1 设计框图电路可以分为四个部分（选手抢答器、主持人开关台、计分器、计时器）2.2 系统概述1、本题的根本任务是准确判断出第一抢答者的信号并将其锁存。实现这一功能可
8、用触发器或锁存器等。在得到第一抢答信号之后应立即将电路的输入封锁，使其他组的抢答信号无效。同时还必须注意，第一抢答信号应该在主持人发出“抢答开始命令”后才有效，否则无效。2、当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组号。还可用鉴别出的第一抢答信号控制音频振荡器工作，给以警示。3、计分电路可采用3位七段数码管显示，由于每次都是加或减10分，故个位总保持为0,只要十位和百位作加减计数即可，可采用两级十进制加/减计数器完成。三、各单元电路的设计方案及原理说明、参数计算3.1 主持人操控台改进前的开关：调试后的开关:3.2 计时器：从主持人宣布开始后30秒若无人抢答亮灯并发
9、出警示74192的预置数控制端由主持人控制实现预置数，当主持人端为低电平时,741sl92置数;当主持人端为低电平时,电路开始倒计时。当有人抢答时，即经抢答电路与门、D触发器以及六个电路相与为低电平（现用开关J2模拟）时停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，时序电路报警，并通过与门与电路的D触发器的输入端的二进制与门相连，使电路锁定之后选手抢答无效，（修改后的电路见电路4.2下图只是倒计时器）。图中使用J2开关模拟选手抢答前后的情况，以确定在连接电路时当选手抢答后倒计时停止。V 8 Ng28 S ASst 8* SuZxoa ICLK开关A：加十分开关B：减十分开关
10、RlO0：置初试分数为100每个计分电路采用两片74LS192,74LS192是可逆十进制计数器。开关R（在总电路中为R100）与LD端相连，CR端为低电平按下RlOO后可实现把分数置为100的功能。抢答的选手将有效抢答信号输入到计分电路（选手抢答有效，即抢答器代表该组选手的D触发器的输出Q为高电平，下图中使用VCC代替选手已抢答，来检测计分器是否可以正常工作）与主持人控制的开关A和开关B,共同控制计分器的加分和减分。开关A、B分别于叩、down端相连实现加十分，减十分功能。D触发器没有实际功能只是在置数时保证个位的0可以显示，由于在总电路中太占位置故删除了。5VU6A rFb-，一H2-.一
11、CLR -OO CDoAD1 od2JP幽触 YOWD U7A 74LS74DU3 4 U5 raiara pl 蹩 I k.I RGDR日HX DIG REDU7A 74LS74D74WIieaKey =&Key = B一7 U-SOC74LS00D74LS192D74LS19如-4- MD-SGN3.5使用到的片子：74LS74.74LS14874LS19274LSo0、74LSO8、74LS1K74LSO4、七段数码管1、优先编码器74LS14874LS148为8线-3线优先编码器，表4.1.1为其真值表，表4.1.2为其功能表,图4.1.1为其管脚图。215314474LS148135
12、1261171089图351.174LS148管脚图表3.5.1.274LS1488线一3线二进制编码器真值表输入输出STMINl眄加3MIN5/叫网1XXXX1I1110IlllIlll111100XXXXSXXX0000010XXXXxxl001010XXXX011010010XXXXWOlll011010XXXo5Illl100010XXOlIlll101010XOllWIlll110010DlllIlll1110174LS148工作原理如下：该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EL输出使能端EO和优先编码工作状态标志GSo当El=O时，编码器工作；
13、而当El=I时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当El为0,且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平输入时，A2A1A0均为111,出现了输入条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS=1时，表示8个输入端均无低电平输入，此时A2A1AO=I11为非编码输出；GS=O时，A2A1AO=111表
14、示响应输入O端为低电平时的输出代码（编码输出）。Eo只有在El为0,且所有输入端都为1时，输出为0,它可与另一片同样器件的El连接，以便组成更多输入端的优先编码器。从功能表不难看出，输入优先级别的次为7,6O0输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如5为0。且优先级别比它高的输入6和输入7均为1时，输出代码为010,这就是优先编码器的工作原理。2、计数器74LS19274LS192具有下述功能：异步清零：CR=LQ3Q2QIQO=OOOO异步置数：CR=O,LD=O,Q3Q2Q1QO=D3D2DIDO保持：C
15、R=O,LD=I,CPU=CPD=I,Q3Q2QIQO保持原态力口计数：CR=O,LD=I,CPU=CP,CPD=1,Q3Q2Q1Q0按加法规律计数减计数：CR=O,LD=I,CPU=1,CPD=CP,Q3Q2Q1Q0按减法规律计数74LS192是双时钟方式的十进制可逆计数器。CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。CR为复位输入端，高电平有效，异步清除。CO为进位输出：100l状态后负脉冲输出Bo为借位输出：OOOO状态后负脉冲输出。匕.DfiCRHOCOU）DDyra111111112lTll11l98GND输入输出MRPLcCPdP3P2PlF
16、OQ302QlQO1XXXXXXX000000XydCbadCba011XXXX加计数011XXXX减计数图3.5.274LS192管脚引线图图3.5.2.2 74LS192功能真值表3、D触发器74LS7474LS74是边沿型双D触发器，时钟CP上跳沿有效，即触发器初态和次态按CP的上升沿划分。图3.5.3.1 74LS74的逻辑图Il ID F ICPP E IQ % IQ B74LS74Vcc2Rd2D2CP2Sd2Q2Q图3.5.3.2 74LS74的管脚图7492引出端符号:74LS74脚号引代码引脚功能RZR-M注1CLRI复位信号9.10/4.38I该集成殿为142 .电源：14
17、脚为*5.00V3 度位：1W.13W4 .用途：双D触发器2Dl触发信号/4.713CKI时钟信号910/4.914PRI柠制74LS04这些常用芯片功能部分对我而言已经闲荡熟练。同样各个部分的安装过程中我也发现了自己的问题，尤其是不够耐心认真，这部分在使用193、192的过程中尤为明显，只是复习了计数器前半部分的内容就凭这印象觉得自己都懂了用了麻烦的方法才做成原来很简单的部分，浪费了很多时间。5.3 调试在调试部分比较骄傲的在于由于在前面比较认真各个电路的内部并没有出现什么问题，但是由于细节部分考虑的不全面在把分电路合并时出现了一些问题（在“四、调试过程及结果分析”都有提到）。这部分来说还
18、是在做电路的时候只是考虑到了分电路的顺利运行，但没有对总体电路有一个细致的规划。刚才在最后的检查后发现倒计时器中的BO是在0和1之间跳动并不固定不符合判定倒计时器是否倒计时为00的标准，于是修改，修改结果见4.2部分。这部分看出在检查总电路时我的态度不够端正刚开始做的时候只是完成了就洋洋自得，没有细心检查导致出现了这种致命性的错误。这样是不对的，在做完实验后应高按照实验要求慢慢检查各个部分直到实验结果满足每一个要求为止。5.4 总结通过本次设计我积累了很多经验，也了解到了在做此类的设计的重点是先放眼宏观步骤确定思路，然后就要狠抓细节部分确保所设计的结果符合每一个要求。整体与部分是相辅相成的只有
19、把部分细节的细节抓好整体才会正确，同样的要了解整体都需要什么样的东西来构成才能根据整体思路弄好部分电路。同样在这次设计中我也学到了很多书本上没有的东西，学会了寻找最合适且是电路最简洁的芯片而不是像原来一样根据芯片设计电路。最快的学习就是把学习和实践相结合，就像在做这次试验的时候刚开始翻开半年前学过的课本总觉得很陌生无法抓到重点，有好多东西似懂非懂，但是在实验和调试过程中对原来模糊的芯片有了具体的实质的认识，由陌生倒很快可以不看书也可以知道它的真值表和引脚所代表的意义。在最后的细节检查后发现第一二次检查过后还是存在的错误部分，而且不是因为电路错误而是没有认真通读题目认为这个地方只要正确抢答有绿灯
20、亮了就好，造成只要没有错误抢答就有绿灯亮的错误信号没有注意到细节的判断一次性或者是几次性就解决所有错误。这还是细节部分的问题，自己不够细心不够态度端正造成。在做实验的过程中虽然也有过想要放弃的时候尤其是刚开始的时候所有知识还处于“忘记”的阶段，但是在一小段时间的复习和实践结合过程中实验变得简单了起来，思路也清晰了，同时我也明白了在面对难题的时候最重要的就是有着不解决问题不罢休的态度，看起来困难其实细细分析过后只不过是我们以前所学过的简单部分的集合罢了。六、参考文献董宏伟数字电子技术实验指导书中国电力出版社2011.8李月乔数字电子技术基础中国电力出版社2009.1附录（设计流程图、程序、表格、数据等）流程图子电路A计分电路B抢答电路103O104105O-106107O1H4LS04D74LS11D三74LSOeD74LSllD74LS74D74LS74NU5AU7DU8A口74LS08DU7C口74LS08DU7A口74LS08DU7B-r74LS08D74LS74NU13A74LS74NU3A74LS74NU4A11-74LS0DU11A74LS148NUWBU12AU8BO-74LS0D-74tS7474LS74NU15A74LS08DIOIO7404NU46AO-7408NLDOC倒计时电路总电路（见大页附录）
