《EDAⅡ实验报告--EDAⅡ--多功能数字钟设计实验报告.docx》由会员分享，可在线阅读，更多相关《EDAⅡ实验报告--EDAⅡ--多功能数字钟设计实验报告.docx（37页珍藏版）》请在课桌文档上搜索。
1、EDAIl实验报告专业：轨道交通信号与控制题目：EDA11多功能数字钟设计实验报告实验报告中文摘要本实验利用QUartuSH软件，结合数字逻辑电路的知识，设计一个多功能数字钟并下载到SnIartSoPC系统中。实验过程首先分析了设计要求，根据要求将整个系统分为几大模块,分别为分频、计时、显示、校分、校时、清零、保持、报时、消颤模块。通过分析每个模块的功能要求，进行相应的电路设计、封装，并最终整合在一起，完成所需功能。本实验中还增加了星期的计数和校正功能。本报告的内容包括整个系统的设计要求说明和整体电路的工作原理，以及各模块的设计原理和调试、编译、仿真、下载的结果。最后对实验内容进行了总结，并对
2、过程中出现的问题提出了解决方案和感想。关键词多功能数字钟QuartusII数字逻辑电路实验报告外文摘要TitleEDAH-ThedesignOfamultifunctionaldigitalCIoCkSyStenIAbstractInthisexpriment,QuartusIIwasusedtodesignamultifunctionaldigitalclocksystem,combinedwiththeknowledgeofdigitallogiccircuit.AndthentheclocksystemwasdnownloadedtotheSmartSOPCsystem.Duringth
3、eprocess,Ifirstdividedthesystemintoseveralmodules,whichrespectivelyarefrequencydividingmodule,timingmodule,displayingmodule,minutescorrectingmodule,hourscorrectingmodule,resettingmodule,maintainingmodule,timesignalmoduleandchattereliminationmodule.Accordingtoanalysetherequirmentsofeverymodule,Idesig
4、nedpackagedtheCorresdingcircuits,andintegratedallthemodulestogether.Ialsodesignedaweekcountingandcorrectingmodule,whichwasaddedtothesystem.Thisreportcontainstheexplanationoftotalsystemandworkingprinciple,togetherwiththeresultofdebugging,compiling,simulationanddownloading.Intheend,Isummarizedthewhole
5、content,andputforwardthesolutionofarisedproblems.KeywordsAmultifunctionaldigitalclockQuartusIIDigitallogiccircuit目次1实验内容及要求11.1 实验内容11.2 题目简介11.3 设计要求12整体电路设计23各模块电路设计及编译仿真43.1 分频电路43.2 计时电路83.3 校正电路133.4 清零电路163.5 保持电路173.6 显不电路173.7 报时电路193.8 消颤电路204设置并编译下载23结论25致谢26参考文献26第页EDA2实验报告1实验内容及要求1.1实验内容
6、利用QuartusII软件设计一个数字钟，并下载到SmartSOPC实验系统中。1.2题目简介设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。1.3设计要求1.3.1 设计的基本要求1、能进行正常的时、分、秒计时功能;2、分别由六个数码管显示时分秒的计时;3、Kl是系统的使能开关（K尸0正常工作，K尸1时钟保持不变）；4、L是系统的清零开关（r二0正常工作，K=I时钟的分、秒全清零）；5、（是系统的校分开关（=0正常工作，&二1时可以快速校分）；6、凡是系统的校时开关（KLO正常工作，KLI时可以
7、快速校时）；1.3.2 设计提高部分要求1、使时钟具有整点报时功能（当时钟计到5953”时开始报时，在5953”，59,55”，59,57”时报时频率为512Hz,5959”时报时频率为IKHz,）；2、闹表设定功能；3、自己添加其他功能；2整体电路设计图2.1整体电路设计思路图题由分频电路和48MHZ的脉冲信号组成脉冲发生电路，而总分频电路又由2分频、48分频、500分频和1000分频电路组成，可以产生1HZ2HZ、500HZIKHZ的脉冲信号，供计时、校分和报时使用。其中，2分频电路由一个D触发器及一个非门实现，其它三种分频电路都是由74160置数法构成的计数器。主计时电路由模60、模24
8、和模8计数器组成。秒位的模60计数器从0开始计数至59后，置数为0重新计数并产生一个进位信号给分位的模60计数器。分位的模60计数器也从0开始计数，至59时置数为0重新开始并产生一个进位信号给小时位的模24计数器。小时位的模24计数器从0开始计数，至23时置数为0重新开始并产生一个进位信号给星期位的模8计数器。星期位的模8计数器从0开始计数，1、2、3、4、5、6、8后从1开始。校正电路是与计数电路紧密相关的电路模块。以校分为例，其原理为当校分开关为1时,给分位的模60计数器提供2HZ的校分信号；当校分开关为0时，若秒位产生了进位信号，则给分位提供IHZ的正常计数信号；若校分开关为0且秒位没有
9、进位信号，则不提供任何脉冲信号。校时和校星期同理。清零电路的开关与计时电路中四个计数器的清零端相连接，即可实现清零功能。报时电路的原理为，当计时电路计数至5953”、59,55”、59,57”时，通过与门提供500HZ的脉冲信号；当计数至5959”时，通过与门提供IKHZ的脉冲信号。显示电路通过74161模8计数器的计数从O计数至7,其输出端作为数据选择器74151的控制端，也作为译码器74138的输入端，以控制LED灯的使能端。当计数器从O开始计数到某一数时，4片数据选择器74151同时选取对应位，组成计时器该位的BCD码，通过显示译码器7447控制相应LED灯的显示数字。提供的脉冲信号为I
10、KHz,由于人眼的视觉停留，会感到七个数码管是同时显示的。I, 八fegmngqfen9w9SCkan mdrnhembockg jeofenkg* 8h*g M JeaXqkgsckn mclm hckn baochikg aofenkgin iaoshikgin aoxqkgn 1hz 2hz对4 1 sb4 1 ma(4 1 mb4 1 ha4 1 hb4 1 q(4 1J.bfinFaosMcg4h=-1-OUrPIH 、48tzZongfenpinIkhN 500, 2x IhZx KqingingQnelngk9 qinglng sqinglng mqmgling hqinglg图
11、2.2实验电路设计总图题3各模块电路设计及编译仿真3.1分频电路3.1.1二分频电路2分频电路由一个D触发器及一个非门实现，通过将D触发器的Q和0相连，在Q端即得到一连串的2分频信号。1 .电路图2 .封装图2fenpinelkout:inst1图311.2二分频电路封装图题图3.L1.3二分频电路仿真波形图题48分频电路通过74160的置数法实现，相对于模48计数器，以四位二进制计数法，当第一片74160计数至9即Iool时，向第二片74160进位；当两片74160计数至47时，置数为OOO0。将其输入的脉冲信号48分频。1.电路图ND22PhMn k k74160-CLDN A1aX 0B
12、QA1b*o-CQB1c?-XD ENTQCQDIdVCCFENPRCOYCLRNClkCLK-X头jst COUNTER图3.12148分频电路图题2.封装图48fenpinelkout图3122 48分频电路封装图题Value a17.98 r图3123 48分频电路仿真波形图题inst2Nameelkout3.仿真波形图3.1.3500分频电路500分频电路通过74160的置数法实现，相对于模500计数器，以四位二进制计数法,当两片74160计数至499时，置数为OOO0。将其输入的脉冲信号500分频。1 .电路图图3.1.3.1 500分频电路图题2 .封装图500fenpinelko
13、utinst33.仿真波形图图3.1.3.2 500分频电路封装图题图3.1.3.3 500分频电路仿真波形图题3 .1.4IoOO分频电路100o分频电路通过74160的置数法实现，相对于模100O计数器，以四位二进制计数法,当两片74160计数至999时，置数为OoO0。将其输入的脉冲信号IoOo分频。1.电路图.由 COUNTER2dandl XENP CLRNCLKRCOEK2 COUNTER图 3.1.4.IIOOO分频电路图题2.封装图100Ofenpinelkoutinst4图3.1.4.21000分频电路封装图题3.仿真波形图Value a20.88 r20. 875 ns)p
14、s2.535.us7.6us10.24us12.us15.36us17.92us20.48us23.04us25.s28.1(oikao0BSBsRBSSBSHSBBHRoutA0I11；jI1一一|图3.1.4.31000分频电路仿真波形图题3.1.5总分频电路实验箱提供48MHZ的脉冲信号，将其与48分频和两个1000分频相连接，将48MHZ的脉冲48M分频，可得到IHZ的脉冲信号。同理，将其与48分频、100O分频、500分频相连接可得2HZ的脉冲；将其与48分频、1000分频、2分频相连接可得500HZ的脉冲；将其与48分频、100O分频连接可得IMHZ的脉冲。1 .电路图图3.1.5
15、.1总分频电路图题2 .封装图图3.1.5.2总分频电路封装图题3 .2计时电路计时电路利用两个模60计数器为秒位和分位计数，一个模24计数器为小时位计数，一个模8计数器为星期位计数。4 .2.1模60计时电路用74160设模60计数器，从。开始以四位二进制计数，当各位计数至9时向十位提供一个进位信号给十位数。当各位为9,十位为5时，置数为0。从0到59循环计数。1.电路图en厂;二：cr三SEHgiJY;.VCC.；OUTPUT-out2.封装图3.仿真波形图ckX二：LDNABQACQBDQCENTQDENPRCOCLRNCLKout000*0-；理COUNTER-77；aWXb(1xbi
16、F1a2tzHst13.图3.2.1.1模60计时电路图题图321.2模60计时电路封装图题outFO*y74160elmXCkXOUtLDNABQACQBDQCENTQDENPRCOCLRNCLK小冲OnS480.0ns5600ns640Ons720Ons8000ns880Ons960.CName1HaAJ-Irn_sO1.alJ-L-J-L-1.nTLrLrLrLrLrLrLrLrLrLrLrLrLrLrLrLnTmTmTUTrUTrLrL-b4b3-b2Lblelkclrnenout图321.3模60计时电路仿真波形图题用74160设模24计数器，从0开始以四位二进制计数，当各位计数至9
17、时向十位提供一个进位信号给十位数。当各位为3,十位为2时，置数为0。从0到23循环计数。1.电路图rIMP?.l-T-2.VCC三dkout*0*0*0X741602.封装图3.仿真波形图A-b4-b3-b2l-llelkOlEenout80.0nseI)JClnrXClkX1.DNABCDENTENPCLRNQAQBQCQDRCOCLKinst_.COUNTERCIrnXelkXout0XX-1!outH图322.1模24计时电路图题mod24enoutelma4.1elkb4.1inst7图3.2.2.2模24计时电路封装图题160.0ns240.0ns320.0ns400.0ns480.
18、0ns560.0ns617.1ns尬览豳艇电匏碗焕碗）舐幽Flrn_J_II_II_II_II_II_II_II_II_I11_l1_lIpi_J1JL11JT11JTrLrLnJmJL11Jm11JT11JT11JT11JlTLrLnTlrLnJTnJoXUXXm五iuum11ju11jn11jmn三UInjUUlnR皿JUlnjUUumR三uwumnjmrunum11j图322.3模24计时电路仿真波形图题3.2.3模8计时电路模8计数器用于星期的计数。从O开始，当计数至6时，直接置数为8,再由1开始计数至6,如此循环。数字1-6表示星期一到六，数字8表示星期日。图3.23.2模8计时电路
19、封装图题3.仿真波形图图3.233模8计时电路仿真波形图题3.2.4总计时电路由秒位的置数向分位提供进位信号，分位向小时位提供信号，小时位向星期位提供进位信号。1 .电路图尸T而不LSM 4 J图324.1总计时电路图题2 .封装图图324.2总计时电路封装图题3 .仿真波形图3.3校正电路校分电路的原理为：当校分开关为1时，给分位的模60计数器提供2HZ的校分信号；当校分开关为。时，若秒位产生了进位信号，则给分位提供IHZ的正常计数信号；若校分开关为0且秒位没有进位信号，则不提供任何脉冲信号。校时和校星期电路类似。这里的电路设计通过与门、非门、或门实现。3.3.1校分电路1.电路图图3.3.
20、1.1校分电路图题2.封装图out1 jifenkgoutXmclk meK -X3. 3.2校时电路1.电路图jiaofen1-jinweielk-jiaofenkgen2hzinst9图33.12校分电路封装图题图3.321校时电路图题2.封装图out2 jiadhikgout . 2hz X-jiaoshimjinweiCIk-jiaoshikgen2hzinst33图332.2校时电路封装图题3.3.3校星期电路1.电路图hjinwei11iaoxqkgiLLc.ycc；0R2Qiinst7hjinweiXIlaOXqkgeelkout3TaoxqkgouthF-jiaoqhjinwe
21、ien-jiaoxqkgelk1hzinst8xqenfenk90ut1 J,nwClk2S；- Jiaofenkgen- 2hz：mt9图3.3.4计时校正电路图题3.4 清零电路将开关连接至计时电路中各计数器的清零端。当清零电路的开关为1时，各计数器的清零端为1,不作用；当开关为0时，各清零端为0,实施清零。3.5 .1电路图：qinging22Sqingling mqinglingXINPUT二（一n6.f图3.6.0显示电路设计原理图题GMD图3.6.1显示电路图题IkhZsa4.1sb4.1ha41hb4.1Pxiarishi1.IkhzJsa4.1-sb4.1Jma4.11.mb4
22、.11.ha4.1hb4.1一xq4.1led7.1en6.0ld(7.1en(6.Cfinst10图3.6.2显示电路封装图题3.8 报时电路报时电路的原理为，当计时电路计数至5953”、59,55”、59,57”时，通过与门提供50OHZ的脉冲信号；当计数至5959”时，通过与门提供IKHZ的脉冲信号。门1 kHz5955955512Hz59551 55(535555“57”)图3.7.0报时电路设计原理图题3.7.1电路图5hz-ikhzrmb(3? ma1网二回二匚? j jsa2)-?. .1. ,;涧二二二F. J 飞丽e5瞰丁6U 作 Ijf 1fengrningq图3.7.1报
23、时电路图题3.7. 2封装图fengmingqi 图3.7.2报时电路封装图题3.8消颤电路消颤开关由D触发器构成，利用D触发器锁存开关的动作信号，并且屏蔽抖动。3.8. 1电路图:WQ近j:福instC7三v-图3.8.1消颤电路图题3.8.2封装图Xiaochaninout1hzinst2图382消颤电路封装图题3.8.3将消颤电路加入校正电路1.电路图2hzmo0 moocGaoChgniz-ClXrUX I 5 M4 1)miZHZ_ ts m(4 1SM2ngoutiofe9r,CiHui，$ r(4 if-仁二 间 4 1) 四山厅:Lb(41), dil百门 一j S xq(4
24、HioshkgnIhz-p0shk90utmt31 XJaochan图3.8.3.1将消颤电路加入校正电路图题CmclmhelmCbaochikg八jaofenkgW-CjaoshkgCjiaoxqkgX1hza2hzySdrninstSclmsa4.1meIrnsb4.1helmma4.1baochikgmb4.1jiaofenkginha4.1jiaoshikginhb4.1jiaoxqkginxq411hz2hzjiaoshijiaofe1号xq14%图383.1将消颤电路加入校正电路封装图题4设置并编译下载1 .设置在菜单栏中的AssignmentsDeviceSengs-Ienpin
25、dianlu-Generd3UM2DvcS Ope*fng Serot rd Ccrd*wm CcnvMon focett SergfM EDA TooISeOrgt:6 SyWhevs SeitngsFMef SeVings TeafX)Ane1 SeVirQsAssemUerDeiignAiMlartSTMl l09cMaMrl09c ArW” I28 fflPo*etPey Power ArE Sen5?SSNAnzeSeted Ihe l and devc you Wert to IRH Ior CCtrpUiionDevice FZ ICydcm 川JTa9edee Mteclodb
26、theAttef( Specc dewe Mdod in AvM devices IrtC Odxt fAShowhAtdeMcw,fetPmoountPacw.1nd PG OpbomAM* GvE图4.1.1Assignments-Device设置图题2 .选择DeViCeandPin()PtiOnS中的USedPinS页面3 .将ReSerVeal1unusedPinS更改为ASinputtri-statedDvkandPinOptonsVdte9dwpccr4vjahonpm.gotoeDUaMhfPOCeRrwlabTowr*e*4rPardndvdja,Sthe5Reurredlm
27、utedprw:IMrumW23图4.1.2Reserveallunusedpins设置图题4.在Assignments-Pins-Location中设置相应的FPGA管脚，如下图TopView-WireBondCycloneIIIEP3C25F324C8图4.1FPGA管脚设置图题5 .重新编译6 .选择菜单栏中的ToOl-Programmer,选择start开始下载。名吉论本次实验运用QUartUSIl软件设计一个数字钟，并下载到SmartSOPC实验系统中。实验过程中主要运用了以前所学习的数字逻辑电路的知识，是对之前知识的回顾和综合应用，有助于我们巩固和深化数字电路的知识，也使得我们学习
28、了QUartUSIl的使用方法。在遇到这个实验之初有点无从下手的感觉，主要是因为数字电路的知识很大一部分已经记不太清楚了，我花了一些时间去，找出其中与电路设计相关的内容和复习书本知识，并据此设计模块电路。这位之后的上机和调试打下了一定基础。在设计电路的过程中遇到了一些问题。最初设计的100O分频电路会产生毛刺，本来认为对整体电路没有影响，但最终下载后发现，时钟走的非常快。仔细检查觉得问题还是出在分频电路的毛刺上。经过老师的指点和与同学们的讨论，我修改了分频电路的设计结构，消除了毛刺，使得时钟正常计时。第二个问题是校正开关。修改前，每当关上校正开关后，不论是小时还是分钟的数字显示都会随机跳动，我
29、不死不得其解。后来询问了同学才知道是没有消颤的问题。但是消颤电路的原理也不记得了的，因此又花了一些时间去复习、设计消颤电路。遇到最大的问题是校正电路的设计。之前一直没能搞清楚校正电路中开关、进位信号和快速校正信号之间的关系，因此设计的电路总是不能正常校分、校时、校星期，后来弄明白了三者之间的关系后，发现这三个电路其实原理是相同的，使用同一种电路，修改其连接的引脚即可。这次实验让我了解到，一些在理论上可以实现的电路设计在实际连接和操作中可能会产生一定的误差，或是受到环境因素的影响而造成实验结果的不正确。因此在出现问题时要结合实际，与老师同学们交流讨论。感谢在本次实验中老师的教授和指导，以及遇到问题时同学们的互相交流和帮助，使我能够完成本次实验，并从中学习到许多经验和知识。参考文献U蒋立平.姜萍.谭雪琴.花汉兵编数字逻辑电路与系统设计电子工业出版社
