《1-计算机组成原理实验指导书.docx》由会员分享，可在线阅读，更多相关《1-计算机组成原理实验指导书.docx（39页珍藏版）》请在课桌文档上搜索。
1、计算机组成原理实验指导书郭航、李永华编写适用专业：计算机科学与技术、信息安全中国民航大学计算机综合实验中心二。一六年十月本实验指导书对应2012版和2016版的实验教学大纲。课程性质：本课程是我院本科生计算机专业的重要专业课程，目的是让本专业的同学全面和深入了解整体计算机系统的基本工作原理与组织实现的方式。培养目标：学生应在教师的指导下，深入钻研教材内容，通过课堂教学所学的内容掌握整体计算机工作原理，从而达到掌握设计CPU核心部件的一般方法。学生应通过综合实验环节，将理论与实践充分结合起来，在实践的基础上深刻理解理论知识的真正含义，避免死记硬背和机械式的套用，主动将所学知识转化成实际能力，达到
2、独立设计与调试硬件实验的目的，并具有综合设计训练的经历。1.TEC-4计算机组成实验系统介绍TEC-4计算机组成实验系统由清华同方教学仪器设备公司研制。它是一个典型的计算机模型实验仪器。可用于大专、本科、硕士研究生计算机组成原理课程、计算机系统结购课程的教学实验。该仪器可提供学生的动手能力，提高学生对计算机整体和各组成部分的理解，提高学生对计算机系统得综合设计能力。一、TEC-4计算机组成实验系统特点（1）计算机模型简单、实用，运算器数据通路、控制器、控制台个部分划分清晰。（2）计算机模型采用了数据总线和指令总线双总线体制，能够实现流水控制。（3）控制器有微程序控制器、硬联线控制器两种类型，每
3、种类型又有流水和顺序两种方案。（4）寄存器堆由1篇isp1.SI1016组成，运算器有1片isp1.SI1024组成，设计新颖。（5）实验台上包括了1片在系统边城芯片isp1.SI1032,学生可用它实现硬联线控制器等多种设计。（6）该系统能做运算器组成、双端口存储器、数据通路、微程序控制器、中断、CPU组成与指令执行等六个基本教学实验。（7）该系统能完成流水微程序控制器、硬联线控制器、流水硬联线控制器等三个大型课程设计实验。（8）电源部分采用模块电源，重量轻，具有抗电源对地短路能力。（9）器件外部采用自锁紧累接接线方式，可靠性和接线速度比面包板提高5倍和8倍。（10）实验仪器体现了当代CPU
4、设计的先进思想和并行技术。二、TEC-4计算机组成实验系统的组成TEC-4计算机组成实验系统由下述六部分组成：v1.控制台2数据通路3控制器4用户自选器件试验区5时序电路6电源部分。下面分别对各组成部分予以介绍。三、电源与外观电源部分由一个模块电源、一个电源插座、一个电源开关和一个红色指示灯组成。电源模块通过四个螺栓安装在实验台下面，它输出+5V电压，最大负载电流3A,内置自恢复保险功能，具有抗+5V对地短路能力，电源插座用于接交流220V市电，插座内装有保险丝。电源开关用于接通或者断开交流220V市电。当电源模块输出+5V时，点亮+5V红色指示灯。四、时序发生器时序发生器产生计算机模型所需的
5、时序。时序电路由一个IMHZ晶体振荡器、2片GA1.22V10（U6和U7）组成，位于控制存储器的右边。根据本机设计，执行-条微指令需要4个节拍脉冲T1.,T2,T3,T4,执行一条指令通常需要取指、送操作数、运算、写结果四个节拍电位W1.,W2,W3,W4,因此本机的基本时序如下：图中，MF是晶体振荡器产生的IMHZ基本时钟，T1.,T2,T3,T4是数据通路和MFJUTnnT1.1.1.1.UT1.U1.1.1.J1.Ir1.r11.T2G1.1.1.1.厂W4控制器中各寄存器的节拍脉冲信号，印制板上已将它们和有关的寄存器连接。T1.,T2,T3,T4既供微程序控制器使用，也供硬联线控制器
6、使用。W1.,W2,W3,W4只供硬联线控制器作节拍电位信号使用。五、数据通路数据通路的设计是TEC-4计算机组成原理实验系统最有特色的部分。首先它采用了数据总线和指令总线双总线形式，使得流水实验能够实现。它还使用了大规模在系统可编程器件作为运算器和寄存器堆栈，使得设计简单明了，可修改性强。数据通路为与实验系统的中部。图4是数据通路总体图，下面介绍图中各主要部件的作用。DBUSCER数据端口1.RMA1.U-BUSU)ARI(T3)fT1.DAR2(T2)1.DDR2(T3)1.DDRl(T3)MUX31.DPC(T4)IAR-BUSft1.DlARRD1,RDOrR1.,WR0WRDJ1.D
7、R4O2)1.DER(T4)DBUSSW-BUS*1.DIR(T4)C,INTQWR1,WRORD1.tRDO RSI1RSO控制器图4数据通路总体图控制台控制信号I.运算器A1.U运算器A1.U由1片isp1.SI1024(U47)组成，在选择端S2,SI,SO控制下，对数据A和B进行加、减、与、直通、乘五种运算，功能如下：表1运算器功能表选择操作S2S1.SOOOOA&BOO1B路直通O1OA+BO11A-B1OOA(低4位)XBd氐4位)进位C只在加法和减法运算时产生。加法运算中，C表示进位;减运算中，C代表借位。加、减运算在T4的上升沿送入C寄存器保存。与、乘、直通操作不影响进位C的状
8、态，即进位C保持不变。当A1.U-BUS=I时，运算结果送往数据总线DBUS。力口、减产生的进位C(借位)与控制台的C指示灯相连。2 .DRI和DR2DR1.和DR2是运算操作数寄存器，DR1.和A1.U的A数据口相连，DR2和A1.U的B数据口相连。DR1.和DR2各有2片74HC298(U23,U24,U21,U22)组成。U23是DR1.的低四位，U24时DR1.的高4位；U21是DR2的低4位，U22是DR2的高4位。当MI=O且1.DDR1.=I时，在T3的下降沿，DRI接受来自寄存器堆A端口的数据；当M1.=I且1.DDR1=1时,在T3的下降沿,DR1接受来自数据总线DBUS的数
9、据；当M2=0且1.DDR2=1时，在T3的下降沿，DR2接受来自寄存器堆B端口的数据；当M2=1.且1.DDR2=1时，在T3的下降沿，DR2接受来自数据总线DBUS的数据。3 .多端口通用寄存器堆RF多端口通用寄存器堆RF由1片isp1.S016(U32)组成，它的功能和MC1.458类似。寄存器堆中包含4个8位寄存器(RO,R1.,R2,R3),有三个控制器端口。其中两个端口控制读操作，一个端口控制写操作，三个端口可同时操作。RD1.,RDO选择从B端口读出的寄存器，RSI,RSO选择从A端口读出的寄存器；WRI,WRo选择被写入的寄存器。WRD寄存器的数据写入由WRI,WRo选中的寄存
10、器。A端口的数据直接送往操作数寄存器DR2,B端口的数据直接送往操作数寄存器DR1.o除此之外，B端口的数据还通过1片74HC244(U15)送往数据总线DBUSo当RS-BUS#=0,允许B端口的数据送到数据总线DBUS上；当RS-BUS#=1,禁止B端口的数据送到数据总线DBUSo4 .暂存寄存器ER暂存寄存器ER(U14)是1片74HC374,主要用于暂时保存运算器的运算结果。当1.DER=I时，在T4的上升沿，将数据总线DBUS的数据打入暂存寄存器ER。ER的输出送往多端口通用寄存器堆RF,作为写入数据使用。5 .开关寄存器SW-BUS开关寄存器SW-BUS(U38)是1片74HC24
11、4,用于将控制台开关SW7-SW0的数据送往数据总线DBUS。当SW-BUS#=1,禁止开关SW7-SW0的数据送到数据总线DBUS；当RS-BUS#=0,允许开关SW7-SW0的数据送到数据总线DBUSo6 .双端口存储器RAM双端口存储器由一片IDT7132(U36)及少量附加控制电路组成。IDT7132是2048字节的双端口静态随机储存器，本机实际使用256字节。IDT7132两个端口可同时进行读、写操作。在本机中，左端口的数据连接数据总线DBUS,可进行读、谢操作，右端口数据和指令系统INS连接，输出到指令寄存器IR,作为只读端口使用。存储器IDT7132有6个控制弓I脚：CE1.#,
12、1.RW,OE1.#,CER#,RRW,OER#CE1.#,1.RW,OE1.#控制左端口读、写操作；CER#,RRW,OER#控制右端口读、写操作。CE1.#为左端口选择引脚，低有效，为高时禁止左端口操作；1.RW为高时，左端口进行读操作，1.RW为低时，左端口进行写操作；OE1.#为低时，将左端口读出的数据放到数据总线DBUS上。CER#,RRW,OER#控制右端口读、写操作的方式与CE1.#,1.RW,OE1.#控制左端口读、写操作的方式类似,不过右端口读出的数据放到指令总线上而不是数据总线上。本机设计中，OER#已固定接地，RRW固定接高电平，CER#由CER反相产生。当CER=I时，
13、右端口读出数据，并放到指令总线INS上；当CER=O时，禁止右端口操作。左端口的OE1.#由1.RW经反相产生，不需要单独控制。当CE1.#=。且1.RW=I时，左端口进行读操作；当CE1.#=O且1.W=O时，在T3的上升沿开始进行写操作，将数据总线上的数据写入寄存器。7 .地址寄存器AR1.和AR2地址寄存器AR1.(U37)和AR2(U27,U28)提供双端口存储器的地址。AR1.是1片CA1.22V10,具有加1功能，提供双端口存储器左端口的地址。AR1.从数据总线DBUS接受数据oAR1.的控制信号是1.DARI和AR1.-INCo当AR1.-INC=I时，在T4的上升沿,AR1.的
14、值加1：当1.DAR1.=I时，在T4的上升沿，将数据总线DBUS的数据打入地址寄存器AR1.。AR2由2片74HC298组成，有两个数据输入端，一个来自程序计数器PC,另一个来自数据总线DBUSoAR2的控制信号是1.DAR2和M3。M3选择数据来源，当M3=1.时，选中数据总线DBUS；当M3=0时，选中程序计数器PCo1.DAR2控制何时接受地址，当1.DAR2=1时，在T2的下降沿将选中的数据源上的数据打入AR2。8 .程序计数器PC、地址加法器A1.U2、地址缓存器R4程序计数器PC、地址加法器A1.U2、地址缓存器R4联合完成三种操作：PC加载，PC+1,PC+D,R4是一个由2片
15、74HC298(U25,U26)构成的具有存储功能的两路选择器。当M4=1.时，选中数据总线DBUS；当M4=0时，从指令寄存器IR的低4位IRO-IR3接受数据。当1.DR4=1时，在T2的下降沿将选中的数据打入R4A1.U2由1片GA1.22V10(U17)构成，当PC-ADD=I时，完成PC和IR低4位的相加，即PC力口D。程序计数器PC是1片GA1.22V10(U18),SPC-INC=IW,完成PC+1；当PC-ADD=I时，与A1.U2一起完成PC+D的功能；当1.DPC=I时，接受从A1.U2和R4来的地址，实际是接受来自数据总线DBUS的地址，这些新的程序地址在T4的上升沿打入
16、PC寄存器。9 .指令寄存器IR指令寄存器IR是一片74CH374（U20）o它的数据从双端口存储器接受数据（指令）。当1.DIR=I时，在T4的上升沿将来自双端口存储器的指令打入指令寄存器IR保存。指令的操作码部分送往控制器译码，产生各种所需的控制信号。大多数情况下，指令的操作书部分应连到寄存器堆（用户自己连线）。选择参与运算的寄存器。在某些情况下，指令的操作数部分也参与新的PC的计算。本实验系统设计了12条基本的机器指令，均为单字长（8位）指令。指令功能及格式如表2所示。表2中的X代表随意值；RS1.-RSO指的是寄存器堆的B端口选择信号RS1.,RSO；RD1.RDO指的是寄存器堆的A端
17、口选择信号RD1.-RD0,不过由于运算结果需写回，因此它也同时指WRI,WRO,用户需将它们对应连接。另一点需说明的是，为了简化运算，指令JCD中的D是一个4位正数，用D3D2D1D0表示。实验系统虽仅设计了12条基本的机器指令，但代表了计算机中常用的指令类型。必要时用户可扩充到16条指令或者重新设计指令系统。表2机器指令格式名称助记符功能指令格式R7R6R5R4R3R2R1.RO加法ADDRd,RsRd+RSfRd0000RS1.RSORD1.RDO减法SUBRd,RsRdRs-*Rd0001RSIRSORD1.RDO乘法MU1.Rd,RsRd*Rs-*Rd0010RS1.RSORD1.R
18、DO逻辑与ANDRd,RsRd&Rs-*Rd0011RS1.RSORDIRDO存数STARdJRsRdfRs0100RS1.RSORD1.RDO取数1.DARdJRsRs-*Rd0101RSIRSORD1.RDO无条件转移JMPRsRs-PC0000RS1.RSOXX条件转移JCD若C=1.则PC+PD-PC1000D3D2D1.DO停机STP暂停运行0110XXXX中断返回IRET返回断点1010XXXX开中断INTS允许中断1011XXXX关中断INTC禁止中断1100XXXX10中断地址寄存器IAR中断地址寄存器IAR是一片74HC374,用于保存中断发生时的断点址。它直接使用1.D1.
19、AR信号作为脉冲。当IAR-BUS#=0时，它将断点地址送到数据总线DBUS上，以便用控制台上的数据指示灯观察断点地址。以上介绍了数据通路的基本组成。数据通路所需的各控制信号，除了T1.,T2,T3,T4已在印制板上连接以外，其余的控制信号在数据通一MI1.lg司ttl mlsa-S sna-nv-A()M_A528C6428C6428C6428C6428C64maoA55?IR4-IR7路的下方都有插孔引出，实验时只要将它们和控制器产生的对应信号正确连接即可。实验中提供的电路图上，凡引出、引入线端带有短粗黑标记的信号，都是需要用户自己连接的信号。六、控制器控制器位于本实验系统的中上部，产生数
20、据通路操作所需的控制信号。出厂时，提供了一个微程序控制器，使用户能够进行基本的计算机组成原理实验。在进行硬连线控制器实验，流水微程序控制器实验和流水硬连线控制器实验等课程设计时，用户可设计自己的控制器，部分或者全部代替出厂时提供的控制器。下图是控制器的框图。1 .控制存储器控制存储器由5片28C64(U8,U9,U10,U1.1.,U12)组成。28C64是电擦除的可编程ROM,存储容量为8K字节，本实验系统仅使用了64字节。为指令格式采用全水平型，微指令字长35位。其中顺序控制部分10位：后继微地址UAo-UA5,判别标志PO,PbP2,P3：操作控制字段25位，全部采用直接表示法，用于控制
21、数据通路的操作。标志位P3和控制台开关SWB、SWA结合在-起确定微程序的分支，完成不同的控制台操作。标志位P2与指令操作码(IR的高4位IR4,IR5,IR6,IR7)结合确定微程序的分支，转向各种指令的不同微程序流程。标志位P1.标志一条指令的结束，与中断请求信号INTQ结合，实现对程序的中断处理。标志位PO与进位标志C结合确定微程序的分支，实现条件转移指令。操作控制字段25位，全部采用直接表示法，控制数据通路的操作。在设计过程中，根据微程序流程图对控制信号进行了适当的综合与归并，把某些在微程序流程图中作用相同或者类似的信号归并为一个信号。下面列出微程序控制器提供的信号。信号名带有后缀#者
22、为低电平有效，否则为高电平有效。INTS置中断允许标志INTE为1。INTC清除中断允许标志INTE11.DIR(CER)为1时，允许对IR加载，此信号也可用于作为双端口存储器右端口选择CERo1.DPC(1.DR4)为1时，允许对程序计数器PC加载，此信号也可用于作为R4的加载允许信号1.DR4oPC-ADD为1时，进行PC+D操作。PC-INC为1时，进行PC+1操作。M4当M4=1.时，R4从数据总线DBUS接受数据；当M4=0时，R4从指令寄存器IR接受数据。1.DIAR为1时，允许对中断地址寄存器IAR加载。1.DIAR(1.DAR2)为1时，允许对地址寄存器AR1.加载，此信号也可
23、用于作为对地址寄存器AR2加载。AR1.-INC为1时，允许进行AR1+1操作。M3当M3=1.时，AR2从数据总线DBUS接受数据；当M3=0时，AR2从PC接受数据。1.DER为1时，允许对暂存寄存器ER加载。IAR-BUS#低有效，为O时将中断地址寄存器IAR送数据总线DBUSoSW-BUS#低有效，为。时将控制台开关SW7-SW0送数据总线DBUSRS-BUS#低有效，为O时将寄存器堆RF的B端口送数据总线DBUSA1.U-BUS为1时，将A1.U中的运算结果送数据总线DBUSoCE1.#低有效，为O时允许双端口存储器左端口进行读、写操作。1.RW当1.RW=I且CE1.#=。时，双端
24、口存储器左端口进行读操作；当1.RW=O且CE1.#=O时，双端口存储器左端口进行写操作。WRD为1时，允许对寄存器堆RF进行写操作。1.DDR1.(1.DDR2)为1时，允许对操作书寄存器DRI加载，此信号也可用于作为对操作数寄存器DR2加载。M1.(M2)当M1.=I时，操作数寄存器DR1.从数据总线DBUS接受数据；当MI=O时，操作数寄存器DR1.从寄存器堆RF接受数据。此信号也可用于作为操作数寄存器DR2的数据来源选择信号。S2,S1,SO选择运算器A1.U的运算类型。TJ暂停微程序运行。NCO,NC1.5NC2NC3,NC4备用。上述控制信号连同时序电路提供的时序、控制信号位于控制
25、器的下边。2 .微地址寄存器UAR微地址寄存器UAR对控制存储器提供微程序地址。当C1.R#=O时，将其复位到零，使微程序从OOOOoOB地址开始执行。在T1.的上升沿将新的微程序地址UDO-uD5打入微地址寄存器uAR。控制台开关SWC直接连到5片28C64的地址A6,用于实现度寄存器操作KRRo3 .跳转开关JUMP这是一组6个跳线开关(J1.)。当用短路子将它们连通时，微地址寄存器UAR从本实验系统提供的微程序地址译码电路得到新的微程序地址UDO-uD5o当它们被断开时，用户提供自己的新微程序地址uD0-uD5o这样用户能够使用自己设计的微程序地址译码电路。4 .微程序地址译码电路DEC
26、ORDER微程序地址译码电路DECoRDER产生后继微程序地址，它由2个74HC32(U2,U3)和2个74HC08(U4,U5)构成。微程序地址译码电路数据来源是：控制存储器产生的后继微程序地址uAOuA5,控制存储器产生的标志位POP3,指令操作码IR4IR7,进位标志C,中断请求标志INTQ,控制台方式标志位SWA,SWB0七、控制台控制台位于TEC-4计算机组成原理实验系统的下部，主要由若干指示灯和若干拨动开关组成，用于给数据通路置数、设置控制信号、显示各种数据使用。1 .SW7SWO数据开关，直接接到数据通路部分的数据总线DBUS上，用于向数据通路中的器件置数。开关拨到上面位置时输出
27、1,拨到下面位置时输出0。SW7是最高位，SWO时最低位。2 .K15KO双位拨动开关。开关拨到上面位置时输出1,拨到下面位置时输出0。实验中用于模拟数据通路部分所需的电平控制信号。例如，将KO与1.DDRI连接，则KO向上时，表示置1.DDRI为1：KO向下时，表示置1.DDR1.为0。3 .数据指示灯D7DO8个红色发光二极管，用于显示数据总线DBUS或者指令寄存器IR的状态。D7是最高位,DO是最低位。双位开关IR/DBUS拨到IR位置时，显示指令寄存器IR的状态；双位开关IR/DBUS拨到DBUS位置时，显示数据总线DBUS状态。4 .地址指示灯A7AO8个绿色发光二极管，用于显示双端
28、口存储器的地址寄存器内容。A7时最高位，AO时最低位。双端口寄存器IDT7132有两个地址端口，地址寄存器ARI提供左端口地址A71.AO1.,地址寄存器AR2提供右端口地址A7RAORo当双位开关AR2/AR1拨到AR1.位置时，显示地址寄存器AR1.的内容：当双位开关AR2/AR1拨到AR2位置时，显示地址寄存器AR2的内容。5 .微地址指示灯uA5-uA0六个黄色发光二极管，用于显示控制存储器的地址uA5uAO。uA5是最高位，UAo是最低位。6 .其他指示灯P3,P2,P1.,PO,IE,C六个黄色发光二极管用于显示P3,P2,P1.,PO,IE,C的值。P3,P2,P1.,PO时控存
29、的微代码位，用于条件分支产生下一个微地址。C是加、减运算时产生的进位（借位）值。IE是中断允许标志。当IE=I时，允许中断；当IE=O时，禁止中断。7 .微动开关C1.R#,QD,INTR这三个微动开关用于产生C1.R#,QD,INTR单脉冲。按一次C1.R#,产生一个负的单脉冲C1.R#,对全机进行复位，使全机处于初始状态，微程序地址置为OOOoOoB。C1.R#到时序和控制器的连接已在印制板上实现，控制存储器和数据通路部分布使用复位信号C1.R#o按一次QD按钮，产生一个正的QD启动脉冲。QD和时序部分的连接已在印制板上实现。按一次INTR按钮，产生一个正的单脉冲，可用于作为中断请求信号。
30、INTR到时序部分和微程序地址译码电路的连接已在印制板上实现。这三个单脉冲都有插孔对外输出，供用户设计自己的控制器和时序电路时使用。8 .单步、单拍、单指令开关DB,DP,DZDB（单步），DP（单拍），DZ（单指）是三种特殊的非连续工作方式。当DP=I时，计算机处于单拍方式，按一次QD按钮，每次只执行一条微指令，发送一组时序信号T1.T2,T3,T4时序脉冲。当DZ=I时，计算机处于单指方式。单指方式只对微程序控制器适用。在单指方式下，按一次QD按钮，每次只执行一条指令。当DB=I时，计算机处于单步方式。单步方式只对硬联线控制器适用。在单步方式下，按一次QD按钮，发送一组W1.,W2,W3,
31、W4时序脉冲。在使用硬联线控制器时，每条指令需要一组W1.,W2,W3,W4时序脉冲，因此单步方式实际上是硬联线控制器下的单指方式。对DB,DZ,DP这三个双位开关,任何时刻都只允许一个开关置1,决不允许两个或三个开关同时置U当DB=0,DZ=O,DP=O时，机器处于连续工作方式。9 .控制台方式开关SWB,SBA控制台方式开关SWB,SWA定义了TEC-4计算机组成原理实验系统的五种工作方式。在出厂时提供的标准控存中，五种工作方式定义如下：SWCSWBSWA工作方式000PR,启动程序001KRD,读双端口存储器010KWE,写双端口存储器011K1.D,加载寄存器堆100KRR,读寄存器堆
32、在案C1.R#按钮复位后，根据SWC,SWB,SWA状态来选择工作方式。PR是启动程序方式。在此方式下，首先在SW7SWO指定启动地址，按启动按钮QD后，启动程序运行。KRD是读双端口存储器方式。在此方式下，首先在SW7SWO置好存储器地址；按QD按钮，则将此地址打入地址寄存器AR1.,读出存储器内容到数据总线DBUS。；按QD按钮，地址寄存器ARI加1,读出新地址存储器内容到数据总线DBUS,依次进行下去，直到按复位按钮C1.R#为止。KWE是写双端口存储器方式。在此方式下，首先在SW7SWO置好存储器地址；按QD按钮，则将此地址打入地址寄存器AR1.。在SW7SWO置好数据，按QD按钮，写
33、数据到AR1.指定的存储器单元，地址寄存器AR1.加1。返回，依次进行下去，直到按复位按钮C1.R#为止。K1.D是加载寄存器堆方式。此方式用于对寄存器堆加载。首先在SW7-SW0置好存储器地址，按QD按钮，则将此地址打入地址寄存器AR1.。在SW7SWO置好数据，数据的低2位D1.DO为寄存器堆中的寄存器号，按QD按钮，则写数据到AR1.指定的存储器单元；然后将写入的数据从右端口读出，并送入指令寄存器IR。在SW7SWO置好数据，该数据为写入寄存器的数据，寄存器号由IR低2位指定。按QD按钮，则首先将此数据写入寄存器ER,然后将ER中的数据写入指定的寄存器。返回，依次进行下去，直到按复位按钮
34、C1.R#为止。KRR是读寄存器堆方式。此方式用于读寄存器堆中的寄存器。首先在SW7SWO置好存储器地址，按QD按钮，则将此地址打入地址寄存器AR1.和入地址寄存器AR2。在SW7SW0置好数据，数据的D3,D2为寄存器堆中的寄存器号，按QD按钮，则写数据到AR1.指定的存储器单元；然后将写入的数据从右端口读出，并送入指令寄存器IR。同时将IR3,IR2指定的寄存器送往数据总线DBUS。拨动开关IR/DBUS可看到IR的值和IR指定的寄存器的值。返回，依次进行下去，直到按复位按钮C1.R#为止。八.用户自选器件试验区本计算机组成原理实验系统提供了一个用户自选器件试验区，供常规硬联线控制器实验、
35、流水微程序控制器实验、流水硬联线控制器实验使用。自选器件试验区包括了1个高密度isp1.SI1032器件及下载插座，把PC机和下载插座用出厂时提供的下载电缆相连，在PC机上运行ispEXPERT软件，即可对isp1.SI1032器件编程和下载。利用isp1.SI1032器件，可满足这三个实验中应用的逻辑电路需要。另外，为了增强灵活性，用户自选器件试验区还提供了10个双列直插插座，其中包括2个24引脚插座，3个20引脚插座，2个16引脚插座,3个14引脚插座。2.课内实验实验一运算器组成的实验实验学时：2实验类型：（J验证、综合、设计）一、实验目的1、掌握算术逻辑运算加、减、乘、与的工作原理。2
36、、熟悉简单运算的数据传送通路。3、验证实验台运算的8位加、减、与、直通功能。4、验证实验台的4位乘4位功能。5、按给定数据，完成几种指定的算术和逻辑运算。二、实验电路图6运算器数据通路实验电路图图6示出了本实验所用的运算器数据通路图。A1.U由1片isp1.SI1024构成。四片4位的二选一输入寄存器74HC298构成两个操作数寄存器DR1.和DR2,保存参与运算的数据。DR1.接A1.U的B数据输入端口，DR2接A1.U的A数据输入端口，A1.U的输出在isp1.SI1024内通过三态门发送到数据总线DBUS7-DBUS0上，进位信号C保存在isp1.SI1024内的一个D寄存器中。当实验台
37、下部的IR/DBUS开关拔到DBUS位置时，8个红色发光二极管指示灯接在数据总线DBUS上，可显示运算结果或输入数据。另有一个指示灯C显示运算进位信号状态。由isp1.SI1024构成的8位运算器的运算类型由选择端S2,S1.,SO选择，功能如表3所示。选择操作S2S1.SO000A&.B001B路直通010A+B011A-B10()A（低4位）XB（低4位）表3运算器运算类型选择表进位C只在加法运算和减法运算时产生，与、乘、直通操作不影响进位C的状态，即进位C保持不变。减法运算采用加减数的反码再加以1实现。在加法运算中，C代表进位;在减法运算中，C代表借位。运算产生的进位在T4的上升沿送入i
38、sp1.SI1024内的C寄存器保存。在SW-BUS#信号为0时，参与运算的数据通过一个三态门的74HC244（SW-BUS）送到DBUS总线上，进而送至DR1.或DR2操作数寄存器。输入数据可由实验台上的8个二进制数据开关SWO-SW7来设置，其中SWO是最低位SW7是最高位。开关向上时为1,开关向下时为Oo图中尾巴上带粗短线标记的信号都是控制信号，控制信号均为电位信号。T3,T4是脉冲信号，印制板上已连接到实验台的时序电路产生的T3,T4信号上。S2,SI,SO,A1.U-BUS,1.DDR2,1.DDR1.,M1.,M2,SW-BUS#各电位控制信号用电平开关KO-KI5来模拟。KO-K
39、15是一组用于模拟各控制电平信号的开关，开关向上时为1,开关向下时为0,每个开关无固定用途，可根据实验具体情况选用。S2,SI,SO,A1.U-BUS,1.DDR2,1.DDR1.为高电平有效，SW-BUS#为低电平有效。M1.=I时，DR1.选择DI-AI作为数据输入端；M1.=O时，DR1.选择DO-AO作为数据输入端。当1.DDR1.=O时，在T3的下降沿，选中的数据被打入DR1.寄存器。M2=1.时，DR2选择D1.-AI作为数据输入端；M2=0时，DR2选择Do-AO作为数据输入端。当1.DDR2=0时，在T3的下降沿，选中的数据被打入DR2寄存器。数据总线DBUS有5个数据来源：运
40、算器A1.U,寄存器堆RF,控制台开关SW0-SW7,双端口存储器IDT7132和中断地址寄存器IAR。在任何时刻，都不允许2个或者2个以上的数据源同时向数据总线DBUS输送数据，只允许1个（或者没有）数据源向数据总线DBUS输送数据。在本实验中，为了保证数据的正确设置和观察，请令RS-BUS#=1,1.RW=O,IAR-BUS#=1为了在实验中，每次只产生一组T1.,T2,T3,T4脉冲，需将实验台上的DP、DB、DZ开关进行正确设置。将DP开关置1,将DB,DZ开关置0,每按一次QD按钮，则顺序产生T1.,T2,T3,T4各一个单脉冲。本实验中采用单脉冲输出。三、实验设备1、TEC-4计算
41、机组成原理实验系统1台2、直流万用表一只3、逻辑测试笔一支四、实验内容及步骤（1）按图6所示，正确连接运算器模块与实验台上的电平开关KO-KI5。由于运算C指示灯，8位数据开关SWo-SW7,T2,T4的连线已由印制电路板连好，故接线任务仅仅是完成有关控制信号与电平开关KO-KI5的连线。正确设置开关D乙DB,DPo用数据开关SWO-SW7向DR1.和DR2寄存器置数。1） MA1.U-BUS=O,关闭A1.U向数据总线DBUS的输出，置SW-BUS#=0,开启数据开关SWO-SW7向数据总线DBUS的输出。注意，对于数据总线DBUS（或者其他任何总线），在任一时刻，只能有一个数据向它输出。置
42、IR/DBUS开关于DBUS位置，在数据开关SWO-SW7上设置各种数据,观察数据指示灯状态是否与数据开关状态一致。2）置M1.=I,选择DBUS作为DR1.的数据源，1.DDR1.=I,按QD按钮，则将DBUS的数据打入DR1.。置M2=1.选择DBUS作为DR2的数据源，1.DDR2=1,按QD按钮，则将DBUS的数据打入DR2。向DRI存入OIo1.o1.01,向DR2存入IO1.o1.o10。3）置SW-BUS#=1,关团数据长关SWO-SW7对数据总线的DBUS的输出；置A1.U-BUS=I,开启A1.U对DBUS的输出。选择S2=0,S1.=O,SO=I,使运算器进行直通运算，通过
43、DBUS指示灯验证DR2中的内容是否为第2步设置的值。令S2=0,S1.=I,SO=O,使运算器进行加运算，通过DBUS指示灯验证DRI中的内容是否为第2步设置的值。在表4中填入控制信号状态与DBUS显示状态。表4DR1.,DR2设置值检查A1.U-BUSSW-BUS#寄存器内容S2S1SODBUSDR1.(01010101),DR2(1010101010)DR1.(O1.OiO1.OI),DR2(10101010)（2）验证运算器的算术运算和逻辑运算功能。1）令DRI=OI1.oOO11B,DR2=10110100B,正确选择S2,SbSO,依次进行加、减、与、直通、乘实验，记下实验结果（数
44、据和进位）并对结果进行分析。2）令DRI=IoI1.O1.OOB,DR2=01100011B,正确选择S2,SbSO,依次进行加、减、与、直通、乘实验，记下实验结果（数据和进位）并对结果进行分析。3）令DR1.=O1.1.OOoUB,DR2=01100011B,正确选择S2,SI,SO,依次进行加、减、与、直通、乘实验，记下实验结果（数据和进位）并对结果进行分析。4）令DRI=OIooR00,DR2=10110011,正确选择S2,SbSO,依次进行加、减、与、直通、乘实验，记下实验结果（数据和进位）并对结果进行分析。5）令DRI=I1.IU1.11,DR2=11111111,正确选择S2,S
45、I,SO,依次进行加、减、与、直通、乘实验，记下实验结果（数据和进位）并对结果进行分析。（3）M1.,M2控制信号的作用是什么？改变M1.,M2的高低电平，重复第（2）步，观察出现什么问题？五、实验要求1、做好实验预习，掌握运算器的数据传送通路和A1.U的功能特性，并熟悉本实验中所用的控制台开关的作用和使用方法。2、写出实验报告，内容是：实验目的；画出表4并且填上实验值。列表比较实验任务（2）的理论分析值与实验结果值；并对结果进行分析。实验任务（3）,出现何种现象？为什么实验二双端口存储器原理实验实验学时：2实验类型：（J验证、综合、设计）一、实验目的1、了解双端口静态随机存储器IDT7132
46、的工作特性及使用方法2、了解半导体存储器怎样存储和读出数据。3、了解双端口存储器怎样并行读写，产生冲突的情况如何。二、实验电路I数据指示灯I图7双端口存储器实验电路图图7示出了双端口存储器的实验电路图。这里使用了一片IDT7132(U36)(2048X8位)，两个端口的地址输入A8A1.O引脚接地，因此实际使用存储容量为256字节。左端口的数据部分连接数据总线DBUS7-DBUS0,右端口的数据部分连接指令总线INS7-1NS0。一片GA1.22V10(U37)作为左端口的地址寄存器(AR1.),内部具有地址递增的功能。两片4位的74HC298(U28,U27)作为右端口的地址寄存器(AR2H,AR21.),带有选择输入地址源的功能。使用两组发光二极管指示灯显示地址和数据：通过开关IR/DBUS切换显示数据总线DBUS和指令寄存器IR的数据，通过开关AR1/AR2切换显示左右两个端口的存储地址。写
