《Ad9851芯片使用指南.docx》由会员分享，可在线阅读，更多相关《Ad9851芯片使用指南.docx（23页珍藏版）》请在课桌文档上搜索。
1、AD9851中文手册AD9851目录特征错误!未定义书签。应用错误!未定义书签。概述错误!未定义书签。功能方框图错误!未定义书签。AD9851详细说明错误!未定义书签。引脚功能描述.错误!未定义书签。引脚图错误!未定义书签。操作和应用错误!未定义书签。特征 180MHZ时钟速率参考时钟具有6倍倍乘器。 芯片具有高性能10位DAC和高速滞后比较器 无杂散动态范围SFDR43dB70MHZ的模拟输出。 32位频率控制字 简化控制接口：并行或串行 异步加载格式 5位相位调制和补偿能力 比较器纹波抖动80psp-p20MHz +2.7V至+5.25V单电源工作 低功耗：555毫瓦180兆赫 省电功能，
2、4毫瓦2.7V 超小28引线SSOP封装频带宽正常输出工作频率范围为072MHZ；应用 频率/相敏正弦波合成 为进行数字通信设定时钟恢复和锁定电路 通信 数字控制的ADC编码发生器 敏捷L.O应用在正交振荡器 连续波，调幅，调频，FSK信号，发射机的MSK模式。概述该AD9851是一种高度集成的设备，采用先进的DDS技术，再加上内部高速度、高性能D/A转换器，和比较器，使一个数字可编程频率合成器和时钟发生器功能化。当参照准确的时钟源，AD9851可以产生一个稳定的频率和相位且可数字化编程的模拟正弦波输出。此正弦波可直接用作时钟源，在其内部转化为方波成为灵活的时钟发生器。AD9851采用的最新的
3、高速DDS内核可接受32位的频率控制字，180MHZ系统时钟，分辨率为0.04赫兹。该AD9851包含一个特有的6REFCLK倍乘器电路，因此无需高速外部晶振。6REFCLK倍乘器使其有最小的无杂散动态范围SFDR和相位噪声特性。AD9851提供了5位可编程相位调制，使移相输出的增量为11.25。功能方框图AD9851DAC复位参考时钟输入 ltCD-0UTPUTUPDATECANOCCURAFTERANYWORDLOADANDISASYNCHRONOUSWITHREFERENCECLOCK在任何控制字加载完之后以及异步参考时钟变化都能引起输出数据更新注意：要更新WO没有必要再次加载WI到W4
4、。只要加载Wo和声明FQUD。要更新wl,需重新加载WO到w4oTableIL时间说明符号定义最短时间tDStDHtWHtWLtCDtFHtFLtFDtCF数据建立数据保持时加W_CLK高电平W_CLK低电平REFCLKDelayafterFQ_UDFQ-UD高电平FQ-UD低电平FQ_UDDelayafterW_CLKOutput潜伏时lomFQ_UD频率改变相位改变3.5ns3.5ns3.5ns3.5ns3.5ns*7.0ns7.0ns7.0ns18SYSCLKCycles13SYSCLKCyclesSpecificationdoesnotplywhenthe6REFCLKMultipli
5、erisengaged.SYMBOLDEFINrTIONMINSPECtRHCLKDELAYAFTERRESETRISINGEDGE3.5ns,tRLRESETFXkLLINGEDGEAFTERCLK3.5nstRRRECOVERYFROMRESET2SYSCLKCYCLEStRS最小位高电平脉宽5SYSCLKCYCLEStOLRESET输出潜伏期13SYSCLKCYCLES,SPECIFICATIONSDONOTAPPLYWHENTHEREFCLOCKMULTIPLIERtSENGAGEDSYSCLKRESET_TLrurmJ-Un_TLS (Oe)Figure14.主制位时序复位结果，如图
6、14- 相位累加器清零输出二0赫兹（直流）。- 相位偏移寄存器设置为零这种数模转换器输出二全量程输出和IOUTB=0mA输出。- 内部编程地址指针重置为WOo- 电源模式式位重置为“0”（电源关闭停用）。- 40位数据输入寄存器并没有清零。-6X参考时钟乘法器已被禁用。-并行编程模式默认情况下选中的。FQUDsysclk1111111111111111STROBEI_II_II_II_IINTERNALCLOCKSDISABLEDFigure15.并行加载电源关闭模式时序/内部操作DATA (WO)XXXXXgXW CLKFQ_UDSYSCLK_TLrmJ-LUVLLDATA (WO)0(XX
7、X011INTERNALCLOCKSENABLEDFigUre16.并行加装电源开模式时序（从电源关闭模式激活）/内部操作进入行模式，图17,为并行模式这是复位后默认选中的。一个只需要前8位程序编制（字WO）序列XXXXXOIl如图所示（图17）改变从并行到串行模式。WO控制字可传送8位数据到数据总线如图18所示。当串行模式实现后，用户必须遵循编程序列图19OW.CLKFCLUDENABLESERIAL MODEFigure 17.串行加我启动时序Figure18,硬件连接XXXXXo77配置串行加我启动字WOinFigure17TableIII.40位中行加强字功能描述WOFreq-b0最低
8、位Wl3Freq-b13W27Freq-b27WlFreq-b1W14Freq-b14W28Freq-b28W2Freq-b2Wl5Freq-b15W29Freq-b2973Freq-b3Wl6Freq-b16*30Freq-b30W4Freq-b4Wl7Freq-b17W31Freq-b31.高位W5Freq-b5Wl8Freq-b18*326REFCLK倍乘器后劲W6Freq-b6Wl9Freq-b19W7Freq-b7W20Freq-b20*33Logic0*W8Freq-b8W21Freq-b21W34Power-DownW9Freq-b9W22Freq-b22W35Phase-bO(
9、LSB)WlOFreq-b10W23Freq-b23*36Phase-blWllFreq-b11W24Freq-b24W37Phase-b2Wl2Freq-b12W25Freq-b25W38Phase-b3W26Freq-b26W39Phase-b4(MSB)ThisbitialwaysLogic0.从开机到关机状态，需改变W34为逻辑0O唤醒掉电模式大约需要5微秒。注：AD9851的40位输入寄存器在断电模式不清零。VVO K W33 = o)1浒阿？嬴用39 :设多Figure 21. 。等效电路d. Digital InputDATA(7)一FQ_UDW_CLKH40W_CLKRISIN
10、GEDGE：Figure20.串行加我电源开/电源关模式时序Trf卜IOUTIOUTBa.DACOutputU274HCT574In,STROBE01234Dddddddds三13141B111-AD51.TSPCBFREQUENCYSYNTHESIZEREVALUATIONBOARDFFOUDU374HCT574Rl3JUlWWCLKCHECKSTROBERRESETWWCLKFFQUDRRESETT411egQ5Qgq2Q1Q)mD5Dg3D2D1DRESEThMCLKFQUDCHECKTP5TPTP7E叵叵E叵叵1叵叵叵叵也值也D)3)2)1)0DVKDNDVTTT端7D3D4DSUldiAD851D6DOD7PGMDDGNDPVCCDVDD此CLKRESETPQJJDIOUTREFCLOCKK)UTBAGNDAGNDAVDDAVDD三MCBPVOUTNVINPVOUTPVINNNCNOCONNECT33可333回033COMPARATORGND-TP3INPUTSGNDmFigure22.FSPCBElectricalSchematic
