《2024全国大学生电子设计大赛三等奖 简易数字信号传输性能分析仪.docx》由会员分享，可在线阅读，更多相关《2024全国大学生电子设计大赛三等奖 简易数字信号传输性能分析仪.docx（21页珍藏版）》请在课桌文档上搜索。
1、简易数字信号传输性能分析仪（E题）摘要：本即设计一个基于FPGA的数字信号传输性能分析仪，在发送端产生数字信号,发送过程中数字信号通过低通滋波器，并用IOM伪随机码iS行肯定处理后，模拟加性噪声，伪随机码强加在通过低通源波器的数字信号上，用三种不同的低通游波器模拟三种不同的信道则在接收端接收到的是有肯定噪声的数字信号在接收端进行肯定的数字信号处理.最终输出用示波器来推断传输性能.知词IFPGA,伪IK机码，时钟提取，RSB书目系统设H31. 1总体设计方案41- 2理论分析与计算5低通浊波器设计5m序列数字佶6同步佶号提取眼图显示方法7曼切斯特编码一N1.3方案论证与选择9限制部分方案论证与选
2、择9数字伯号发生方案论证与选择10低通泄波器方案论证与选择112 .单元电路设计122.1 数字伯号发生器的设计122.2 伪随机信号发生器的设“132.3 数字信号分析电路设计143 .软件设计154 .系统测试164.1 数据率测试4. 2泄波器测试4.3伪随机码测试5. 结论参考文献附录1.主要元器件清单附录2：仪器设备清单附录3：凝埋图清单阳泉1：序消中-1.1系统设计1.1总体设计方案题目要求设计个简易数字信号传输性能分析仪，实现数字信号传输性能测试：同时设计T个低通戏波器和一个伪随机信号发生器来模拟传输信道.伪随机信号发生器数字信号发生器信析字分路数号电rai1.尚j数字信号内检性
3、俺分析仪框图总体方案选择与论证方案：用FPGA可编程逻辑器件作为限制及为据处理的核心,在发送端产生数字信号，发送过程中数字信号通过低通注波甥，并用IOM伪随机码进行冷定处理后，模拟加性噪声，伪题机码会加在通过低通注波器的数字信号上,用三种不同的低通注波器模拟三种不同的信道，在接收端进行肯定的数字信号处理，最终输出用示波器来推断传输性能.K系统框图如图1-3,图12方案一系统框图方案二：采纳80C51单片机为限制核心，其系统框图如图1,对输入信号进行放大或衰M后，用外接触发电路产生触发信号，通过A/D转换将模拟信号转换成数字信号，再通过单片机将数据锁存至外部RAM,然后由单片机限制将数据送至D/
4、A输出.IS1-3方窠：系统也图这种方案结构较为简沽，但在满意甥目的实牌采样频率的要求下，A/D的嫉高采样速度达IMHZ,由一般单片机干脆处并这样逑率的数据难以胜任，柔纳高档单片机甚至采纳DSP芯片.将大大增加开发的雄度.而且目前常用的外接RAM芯片时钟周期一股为40MHZSOMHz.难以达到高速的要求.由于FPGA可在践编程，因此大大加快了开发速度，电路中的大部分设轨限制功能都由单片FPGA完成，多个功能模块如采样频率限制模块、数据存储模块都架中在单个芯片上,大大简化了外用快件电路设计,增加/系统的检定性和军靠性.FPGA的高速性能比其他限制芯片更适合于高速数据采佻和处埋.综上所述比较可知，
5、方案一既可满意题设范本要求又能充分发挥扩展部分，电路荷衲，易于限制，所以采纳该方案。1.2理论分析与计算1.2.1低通滤波器设计题目要求设计三个低通泄波器，用来模拟传输信遒的幅频特性。并且要求每个泄波器带外衰减不少于40Db十倍旅程：源波涔的通常增益在0.20.4范阚内可调。三个泄波潺的极止频率分别为100KHz.200K1.1.z,500KHz,裁止领率误差肯定值不大于10%.一阶有源低通泄波涔电路局沽，篇频特性衰M斜率只有-20dB十倍频程，因此在旁边选择性差，希望衰减斜率越跳越好，只有增加沌破器的阶效来实现.为达到跑目要求.采纳三阶低通滤波器来实现其功能.下面是设计的截止版率分别为100
6、KHz.30CKHz,500K1.1.z的三个满意要求的谑波器原理图.图1-4浊波得1被止频率100MIz调帼电路在低通泄波器之后，加一个网帼电路.网制信号Y2.调幅电路区理图如下.ra-7UI福电路m序列数字信号m序列是最长线性移位寄存器序列，它由带非统性移位寄存器产生冏期最长的一种用列.以下是m序列产生的原理框图，详细生成方法及其过程，图1-3线性反例!格也寄存沿设n组移位寄存器的初始状态为；，经过次移位后，状态变为。经过n次移位后.状态为,图3-1所示就是这一状态.可移位一次时,移位寄存器左端新得到的输入,按图中线路连接关系，可以写为dn=cdn-1(jfizdn2.)Ct砂c”d_X；
7、TCid-模2)因此，一般来说，对于Rf1.意一状态,有dk。：IC1.dk递推方程)现在珞它用下列方程式示：f()=co+CIX+C2X2+.+cnx=.OCiX1.特征方程这一方程称为特征方程.同样，我Q也可以将反制移位寄石器的输出序列用代数方程表示为：GM=o+dix+d2xz+-.+(irx,=E：_OakX1.t(母函数)用这三个式子来分析移位寄存器。同步信号提取M序列的一个特性为0,1出现的概率基本一样，故可通过对0,1出现的概率来进行频率估计，从而锁定频率，并利用M序列的码序列的上升沿，进行相位的同步，从而能提取出时钟信号。眼图显示方法眼图是在时域进行的用示波甥显示二进制信号波形
8、的失口效应的测照方法,题目要求利用数字信号发生渊产生的时钟信号进行同步,显示数字信号的信号眼图并测试眼图幅度。视察眼图的方法是：用一个示波器踏接在接收沙波器的输出玷，然后调整示波器扫描周期使示波涔水平扫描周期与接收码元的周期同步，这时屏舞上看到图形像人的眼I1.k故称为“眼图”。从“限图”上可以视察T码间以扰和噪声的影响,从而估计系统优劣程度，另外也可以用此图对接受涉波器的特性加以调整,以削减码间母扰和改善系统的传怆性能.It1.1-9IUW唯切斯特编码应I1.要求数字信号发生器输出的采纳晚切斯特编码.3)不归零制编码(b)曼彻斯特编码(自同步)(C)微分曼彻斯特编码O1OI0：1011JFA
9、j三w三kidI1.1.1.1.ieiIII11111IIIB泄波器3(故止频率500KH力十倍频程衰ee.s(djogic_unsigned.a1.kentitynisPOrt(c1.k.rd:instdjogic;-resecinsid_1.ogic;Q:outs1.dogic)：endentitym;archi1.cc1.urvbhvofiniscomponentdff1.pMt(rd.d.c1.k:ins(dJogic;q:outstdogicendcomponent;signa1.da1.a:s1.d_1.ogi_vxtor(8downtoO)=,(XXKXXKXK);begin-d
10、a1.a=M100O1.1IO,whenM=U-e1.seNU1.1.:g1.:fbriin0(o7generatediffx:dff1porimaprd.data(i)x1.k.dau(i1)：endgenerateg1:PnKcSS(C1.k)begin.daia=IO1.1.1.OIifrising-edgdc1.k)thenifdata=,KXK)U()U(X),thendata(O)=,;e1.seda(a(0)=da1.a(8)xorda1.a(4)xorda1.a(3)xorda(a2)xorda1.a(0);endif:endif;endprocess;Q=da1.a(0);e
11、ndhhv;户”伪的机码的产生程序“/肥，-thisisnarraygenate1.ibraryieee;useieec.s(dogic_1.164.id1.:usei0ec.stdJogic_unsigncd.a1.1.;entitywmisport(c1.k.rd:insd-1.ogic;-rese1.ins1.dOgic:Q:outstd-1.ogic)：endentitywm:archi(ecubhvofwiniscomponentdfTIpot(rd.d.c1.k:ins(d_1.ogic;q:outstd_1.ogic)；endcomponent:signa1.data:sid_1
12、.ogic_vec(ort12dow11o0):=OoOoOoooooo(XT;begin-data=M1.(XX)1.1.1.01Mwhenrd=V-e1.seNU1.1.;g1.:ibriin0to11generatedifTx:dfriportmap(rdJata(i).c1.k.dau(iI);endgenerateg1:pnocess(c1.k)begin-data三,10001110ifrising_edge(c1.k)thenifdata=*,(KXXMK)U(XMX)(X)thendata(O)-;e1.sedata(0)=daa(12)xorhca(5)xorh(a(4)xordata(1)xorhta(0);endif;endprocess:Q=data(0);endbhv;
