《数字点电子技术2单选题.docx》由会员分享，可在线阅读，更多相关《数字点电子技术2单选题.docx（16页珍藏版）》请在课桌文档上搜索。
1、第一章数制1、十进制数2.375对应的二进制数为（D）0A、IOOllB、10.011C、100101000111D、0010.001101110101码制1、最常用的十进制代码（C）。A.奇偶校验码B.格雷码C.8421码D.余三码2、下列代码属于842IBCD码的是（B）。A、1010B、0101C、1100D、11013、下列代码不属于8421BCD码的是（D）。A.1001B.OOllC.0110D.11014、用8421码表示的十进制数65,可以写成（）。A.65B.1000001bcdC.01100101bcdD.10000012第二章1、一个四输入端与非门，能使其输出为。的输入变
2、量取值组合有（D）种。A、16B、15C、8D、12、一只四输入端与非门，能使其输出为1的输入变量取值组合有（A）种。A、15B、8C、4D、13、符合下列真值表的是（B）电路。5、符合下面真值表的门电路是（C）0A、与门B、或门C、同或门D、异或门ABY0010101001116、二输入端的或非门，其输入端为A、B,输出端为Y,则其表达式Y=（C）0A、ABB、而C、A+BD、A+B7、二输入端的与非门，其输入端为A、B,输出端为Y,则其表达式Y=（B）oA、ABB、ABC、A+BD、AB8、符合“或”逻辑关系的表达式是（C）A.1+1=2B.1+1=10C.1+1=1D.1+1=019、满
3、足如图所示输入输出关系的门电路是（）门。A.与B.或C.与非D.非10、满足“与非”逻辑关系的输入输出波形是下图中的（）o11、若输入变量A、B全为1时，输出F=I,则其输入与输出的关系是（B）0A、异或B、同或C、或非D、与非1、逻辑表达式A+BC=(C)oA、A+BB、A+CC、(A+B)(A+C)D、B+C2、逻辑函数f=a0+cB,其对偶函数F*为。A.(abXcd)b.(abXcd)c.(ab)(c+d)d.(a+B)(C+D)3、某逻辑函数F=ABC,它的反函数F应是(C)。A.A,B,C,B.(A+B+C/C.A,+B,+C,D.(AB)1C1、指出下列各式中哪个是四变量A、B、
4、C、D的最小项(C)A、ABC；BA+B+C+D；C、ABCD；D、A+B+D2、当逻辑函数有n个变量时，共有(D)个最小项。A.nB.2nC.n2D.2n3、最小项ABCo的逻辑相邻最小项是(A)oA、ABCDB、ABCDC、ABCDD、ABCD4、两个不同的最小项进行与运算的结果等于(A)oAOB1C、这两个最小项或运算的结果D、O或者15、逻辑函数的表示方法中具有唯一性的是(A)oA、真值表B、表达式C、逻辑图D、卡诺图6、AB+A在四变量卡诺图中有(D)个小格是“1”。D、4A、12B8C67、逻辑函数F(A,B,C)=AB+BC+AC的最小项标准式为(D)oA、F(A,B,C)=m(
5、O,2,4)B、F(A,B,C)=m(l,5,6,7)C、F(A,B,C)=m(O,2,3,4)D、F(A,B,C)=m(3,4,6,7)8、逻辑式A+A反=(C)oA、ABCB、1BCC、AD、A+BC9、己知尸=A8C+8,下列选项中可以肯定使已=O的情况是(D)0C、C= VD = OD、BC=V9D= I)o10、已知某电路的真值表如下，该电路的逻辑表达式为（A.Y=CB,Y=ABCC.V=ABCD.Y=BC+CABCYABCY00001000001110110100110101111111第三章1、三极管作为开关时工作区域是(D)。A、饱和区+放大区B、击穿区+截止区C、放大区+击穿
6、区D、饱和区+截止区2、能实现线与功能的门电路是(A)0A、OC门B、三态门C、传输门D、或非门3、OC门在使用时须在(B)之间接一电阻。A.输出与地B.输出与电源C.输出与输入D.输入与地4、在下列门电路中，输出端不可以并联使用的是(C)0A.三态门B.集电极开路门(OC)C.具有推挽输出结构的TTL门电路D.CM0S传输门5、能实现分时传送数据逻辑功能的是(B)。A.TTL与非门B.三态逻辑门C.集电极开路门D.CMOS逻辑门6、下列TTL门电路中，能够实现多路开关功能的门电路是(B)A、集电极开路与非门；B、三态门；C、异或门；D、或非门；7、对于TTL与非门闲置输入端的处理，可以(C)
7、oA.接电源B.通过电阻3k。接电源C.接地D.与有用输入端并联8、TTL门电路不用的输入端正确的处理方法是(A)0A、和使用的输入端短接在一起。B、与非门不用的输入端可以直接接地。C、或门和或非门多余的输入端可以通过电阻接到电源上。D、与非门不用的输入端可以经过阻值很小的电阻接地。9、在不影响逻辑功能的情况下,CMOS或非门的多余输入端可(B)。A.接高电平B.接低电平C.悬空D.通过电阻接电源10、在不影响逻辑功能的情况下,CMOS与非门的多余输入端可(A)oA.接高电平B.接低电平C.悬空D.通过大电阻接地11、若将一个TTL同或门(输入端为A,B)当作反相器使用，则A、B端应(C)0A
8、、A或B中有一个接1B、A和B并联使用C、A或B中有一个接0D、不能实现。12、电路为CMC)S门电路，要想使F=A,选择正确答案。(B)0A.正确,错误,错误,错误B.错误,错误，错误,错误C.正确,正确,正确,错误D.正确,正确，错误,错误第四章1、组合逻辑电路通常由(A)组合而成。A.门电路B.触发器C.计数器D.寄存器2、下列电路中，不属于组合逻辑电路的是(C)0A、译码器B、全加器C、寄存器D、编码器3、下列器件中属于组合逻辑器件的是(C)0A.计数器B.寄存器C.数据选择器D.分频器1、16位输入的二进制编码器，其输出端有(C)位。A、256B、128C4D32、欲对全班46个学生
9、以二进制代码编码表示，最少需要二进制码的位数是(B)0As4B、6C、8D、463、对26个信号进行二进制代码编码，最少需要(B)位二进制代码。A.4B.5C.6D.254、83线优先编码器(74LS148)中，8条输入线同时有效时，优先级最高为I7线，则月匕输出线的性质是(A)A.OOOB.010C.101D.Ill5、当编码器74LS147的输入端Il、15、16、17为低电平，其余输入端为高电平时，输出信号为(D)。A.1110B.1010C.1001D.101、在数字逻辑电路中，能够将每组输入的二进制代码转换成对应的高、低电平信号输出的器件是(A)0.译码器B.编码器C.数据分配器D.
10、数据选择器2、74LS138是(A)0A.38线译码器B.83线优先编码器C.24线译码器D.164线优先编码器3、能够实现将一路输入数据根据实际需要在多路输出通道上选择性输出功能的器件是(D)0A.加法器B.编码器C.数据选择器D.译码器4、用74LS138译码器实现多输出逻辑函数，需要增加若干个(B)。A.非门B.与非门C.或门D.或非门5、七段显示译码器是指(B)的电路。A.将二进制代码转换成09数字B.将BCD码转换成七段显示字形信号C.将09数字转换成BCD码D.将七段显示字形信号转换成BCD码6、为测试共阳极七段数码管每一个显示段的好坏，通常给显示译码器74LS47的万端加(B),
11、给/RBO端加()。若要使数码管不显示，应给BI/RBO端加()。若要熄灭数码管显示的数字O,则而7端必须加()。A.高电平B.低电平1、以下(D)电路能在选择控制信号的作用下,从几个数据中选择一个并将其送到一个公共的输出端。A、译码器B、编码器C、数据分配器I)、数据选择器2、十六路数据选择器，其地址输入端有(C)个。A、16B、2C、4D、83、设某函数的表达式F=A+B,若用四选一数据选择器来设计，则数据端DoDlD2D3的状态是(A)。(设A为高位)A、OlllB、1000C、1010D、01014、四选一数据选择器的输出表达式R=A(A4)+D(AA)+3(44)+2(AA)若用该数
12、据选择器实现产=4,则DOD3的取值为(A)。A.D0=D1=1,D2=D3=0B.D0=D3=0tD2=D1=1C.D0=D=D2=D3=D.Do=I,D2=D3=D4=15、八选一数据选择器组成电路如下图所示，该电路实现的逻辑函数是Y=(D)0A.ABC+ABC+ABC+ABCB.ABC+ABCC.BC+ABCD.ABC+ABC+ABC+ABC1、比较两个一位二进制数A和B,当A=B时输出F=I,则F的表达式是（D）。A.F=ABB.F=ABC.F=AB!D.F=AOB2、比较两个一位二进制数A和B,当AHB时输出F=I,则F的表达式是（A）。A./=A8B.F=ABC,F=AB,D.F=
13、AB1、与非门当输入变化为（）时，输出可能有竞争冒险。A、0110B、OofIOC、10一11D、II-OI2、引起组合逻辑电路中竞争与冒险的原因是（C）A、逻辑关系错；B、干扰信号；C、电路延时；D、电源不稳定。3、逻辑数F=A3+A万+b3,当变量的取值为（C）时，将出现冒险现象。A.B=C=IB.B=C=OC.A=l,C=OD.A=0,B=O4、逻辑电路的输出函数为尸=AB+月C,则该电路（B）。A.不产生竞争冒险B,可能产生竞争冒险C.一定会有竞争冒险1、组合电路设计的结果一般是要得到（A）。A.逻辑电路图B.电路的逻辑功能C.电路的真值表D.逻辑函数式第五章1、在CP(B)时主从R-
14、S触发器的主触发器接收输入信号。A、OflB、=1C、IfOD、=02、如果触发器的次态仅取决于CP(A)时输入信号的状态，就可以克服空翻。A.上升(下降)沿B.高电平C.低电平D.无法确定3、具有一次翻转现象的触发器是(C)0A、R-S触发器；B、D触发器；C、J-K触发器；D、T触发器；1、下列触发器中，没有约束条件的是(D)0A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器1、能实现置0、置1、翻转、保持功能的触发器是(C)0A、R-S触发器B、D触发器C、J-K触发器D、T触发器2、能够实现置0、置1、保持功能的触发器是(A)；AR-S触发器；BD触发器；CJ-K
15、触发器；DT触发器；3、只具有置0、置1功能的触发器是(B)；AR-S触发器；BD触发器；CJ-K触发器；DT触发器；4、只具有保持和翻转功能的触发器是(D)；AR-S触发器；BI)触发器；CJ-K触发器；DT触发器；1、当时钟有效沿到来且J=K=I时，JK触发器实现(C)功能。A.置0B.置1C.翻转D.保持2、当时钟有效沿到来且J=0,K=I时JK触发器实现(A)功能。A、置0B、置1C、翻转D、保持3、当时钟有效沿到来且尸1,K=O时JK触发器实现(B)功能。A、置0B、置1C、翻转D、保持4、当时钟有效沿到来且J=O,K=O时JK触发器实现(D)功能。A、置0B、置1C、翻转D、保持5
16、、要使JK触发器的输出Q从1变成0,它的输入信号IK应为D。A.00B.01C.10D.无法确定6、欲使JK触发器按。=Q工作，可使JK触发器的输入端(C)0A.J=K=OB.J=QyK=QC.J=Q,K=QD.J=Q,K=O7、欲使JK触发器按0*=Q工作，可使JK触发器的输入端(A)oA.J=K=OB.J=Q,K=TC.=Q,K=OD.J=Q=I1、一个T触发器，在T=I时，加上时钟脉冲，则触发器(D)0A、保持原态B、置0C、置1D、翻转2、对于T触发器，若现态Q=I,欲使次态QJ1,应使输入T=(A)0A、0B、1C、QD、悬空1、欲使D触发器按Q=Q工作，应使输入D=(D)oA、0B
17、、1C、QD、2、若将D触发器的D端连在。端上，经100个脉冲后，它的次态Q(t+100)=0,则现态Q(t)应为(A)oA.0B.1C.与原状态无关1、下图中，满足Q*=l的触发器是(C)02、将D触发器转换为T触发器，逻辑图中的小方框内应是(D)0A、或非门B、与非门C、异或门D、同或门第六章1、同步时序电路和异步时序电路比较，其差异在于后者（B）。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关2、下列电路中，能够存储数字信息的是（C）；A译码器；B全加器；C寄存器；D编码器；3、下列电路中不属于时序逻辑电路的是（B）0A.计数器B.全加器C.寄存器D.分
18、频器4、时序逻辑电路中一定是含（A）A.触发器B.组合逻辑电路C.移位寄存器D.译码器5、时序逻辑电路的输出状态的改变（C）。A.仅与该时刻输入信号的状态有关；B.仅与时序电路的原状态有关；C.与A.、B.皆有关D.输出信号的次态1、（D）触发器可以用来构成移位寄存器。C.同步A.基本R-SB.同步R-SDD.边沿D2、在移位寄存器中采用并行输出比串行输出（A）0A、快B、慢C、一样快D、不确定3、存储8位二进制信息要（D）个触发器。A.2B.3C.4D.84、8位移位寄存器，串行输入时经（D）个脉冲后，8位数码全部移入寄存器中。A.lB.2C.4D.81、计数器可以用于实现（A）也可以实现（
19、D）。A.定时器B.寄存器C.分配器D.分频器2、用个触发器构成计数器，可得到最大计数长度是（C）。A、nB、2nC、2nD、2n-i3、用触发器设计一个24进制的计数器，至少需要（C）个触发器。A、3B、4C、5D、64、由四个触发器构成十进制计数器,其无效状态有（C）0A.四个B.五个C.六个D.十个5、一个计数器的状态变化为：OOO910OfIlo-IIlTo00,则该计数器是（B）进制计数器。A、3B、4C、5D、66、四位环形计数器的有效状态有（B）个。A.2B.4C.6D.87、用n个触发器构成扭环型计数器,可得到最大计数长度是（B）0A、nB、2nC、2nD、2n-l8、一个4位
20、移位寄存器可以构成最长计数器的长度是（C）。A.8B.12C.15D.169、一个4位的二进制加计数器，由OoOo状态开始，经过25个时钟脉冲后，此计数器的状态为（C）A、1100B、1000C、1001D、1010第七章1、要构成容量为4KX8的RAM,需要片容量为256X4的RAM。A.2B.4C.8D.32第十章1、单稳触发器的主要用途是（D）0A、整形，延时，鉴幅；B、整形，定时，鉴幅；C、延时，定时，存储；D、延时，定时，整形；2、用55S定时器构成单稳态触发器其输出脉宽为（B）A、O.7RC；B、1.IRC；C、1.4RC；D、1.8RC；3、以下电路中，欲将三角波转换成矩形波,应
21、采用（D）。A.I）触发器B.多谐振荡器C.单稳态触发器I）.施密特触发器4、滞回特性是（D）的基本特性。A、多谐振荡器；B、单稳触发器；C、T触发器；D、施密特触发器；5、以下电路中，欲获得一个数字系统的时钟脉冲源,应采用（B）0A.D触发器B.多谐振荡器C.单稳态触发器I）.施密特触发器6、施密特触发器有（C）个稳定状态，多谐振荡器有（A）个稳定状态，单稳态触发器有（B）个稳定状态。A.0B.1C.2D.37、555定时器输出状态的改变有现象，回差电压为O（A）A.滞回，-VccB.滞回，-VccC.落差，-VccD.落差，-Vcc8、用555定时器构成的施密特触发器的回差电压可表示为（A）01 23A.-VfcB.-Vt.cC.KcD.GKC第十一章1、某A/D转换器有8路模拟信号输入，若8路正弦输入信号的频率分别为IKHz,8KHz,则该A/D转换器的采样频率的取值应为（C）OA.工WlKHZB.=8KHZC.216KHZD.22KHZ2、为使采样输出信号不失真地代表输入模拟信号，采样频率外和输入模拟信号的最高频率几口水的关系是。A.八2fmaxB./Imax-C.22maxD,2rnar
